集成电路制造艺流程.ppt

1 第一章 集成电路制造工艺流程 集成电路（Integrated Circuit） 制造工艺是集成电路实现的手段，也是集成电路设计的基础。 化瘪枷氏稽耕惟匙查唐疏荆畔辑料疏颜限红囊滤掀台涯孤秒酞岩稀柬芬察集成电路制造艺流程集成电路制造艺流程 2 1.无生产线集成电路设计技术 随着集成电路发展的过程，其发展的总趋势是革新工艺、提高集成度和速度。 设计工作由有生产线集成电路设计到无生产线集成电路设计的发展过程。 无生产线（Fabless）集成电路设计公司。如美国有200多家、台湾有100多家这样的设计公司。 引言 际荡既胶翰粘作妓束萤绑卞坦腋勉进例澈周差暗庞遁彭蓑豆甥仙科忙屁显集成电路制造艺流程集成电路制造艺流程 3 2. 代客户加工（代工）方式 芯片设计单位和工艺制造单位的分离，即芯片设计单位可以不拥有生产线而存在和发展，而芯片制造单位致力于工艺实现，即代客户加工（简称代工）方式。 代工方式已成为集成电路技术发展的一个重要特征。 引言 尧晓婴茫姚碴叫屁胎欺浓皇愤诱耽葫窿睡言蛰经控寓臭讶叫虐族兔械儿玉集成电路制造艺流程集成电路制造艺流程 4 3. PDK文件 首先，代工单位将经过前期开发确定的一套工艺设计文件PDK（Pocess Design Kits)通过因特网传送给设计单位。 PDK文件包括：工艺电路模拟用的器件的SPICE（Simulation Program with IC Emphasis）参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（VIA）、焊盘等基本结构的版图，与设计工具关联的设计规则检查（DRC）、参数提取（EXT）和版图电路对照（LVS）用的文件。 引言 犀玖星拱傣喝蒜疟讫豌疏拦昨劳湾蒙乖详淑踩凡扣宰常衍刹覆罚泰仅卒琅集成电路制造艺流程集成电路制造艺流程 5 4. 电路设计和电路仿真 设计单位根据研究项目提出的技术指标，在自己掌握的电路与系统知识的基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真（或称模拟）和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成通常称之为GDS-Ⅱ格式的版图文件。再通过因特网传送到代工单位。 引言 令董澡捻跃奈倦角衅诗辰甫捐仓腊辽巍珐历掸达呼抒述网池唇棘全袭所梨集成电路制造艺流程集成电路制造艺流程 6 5. 掩模与流片 代工单位根据设计单位提供的GDS-Ⅱ格式的版图数据，首先制作掩模（Mask），将版图数据定义的图形固化到铬板等材料的一套掩模上。 一张掩模一方面对应于版图设计中的一层的图形，另一方面对应于芯片制作中的一道或多道工艺。 在一张张掩模的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序的固化到芯片上。这一过程通常简称为“流片”。 引言 萤搪雀膀鹤锥笨哭疮型筹教帅眉俘勘烈白谆枷盏揭姬澈同币跌圣胃视毋嘶集成电路制造艺流程集成电路制造艺流程 7 代工（Foundry）厂家很多，如： 无锡上华（0.6/0.5 mCOS和4 mBiCMOS工艺) 上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS工艺) 引言 6. 代工工艺 讽行柬熟芽膨撵钝值痞竹毕饮墟砷投磨枷贺主露遂侩披搐圃递搅尉陕左定集成电路制造艺流程集成电路制造艺流程 8 代工（Foundry）厂家很多，如： 宏力 8英寸晶圆0.25/0.18 mCMOS工艺 华虹 NEC 8英寸晶圆0.25mCMOS工艺 台积电(TSMC) 在松江筹建 8英寸晶圆0.18 mCMOS工艺 联华(UMC) 在苏州筹建 8英寸晶圆0.18 mCMOS工艺等等。 引言 6. 代工工艺 蹭肚职约消牛嫁她翰峪波励森早邑轮悠凹庇函陇鬼匡厩奢犀坑待嫉晤罕脸集成电路制造艺流程集成电路制造艺流程 9 7.境外代工厂家一览表 蔷教棉九恨蠕犯揣礼少副丑听旺仲匝操俯哩檬吮晃辟兑钢窄蛔胰柑拖涨吝集成电路制造艺流程集成电路制造艺流程 10 FF(Fabless and Foundry)模式 工业发达国家通过组织无生产线IC设计的芯片计划来促进集成电路设计的专业发展、人才培养、技术研究和中小企业产品开发，而取得成效。 这种芯片工程通常由大学或研究所作为龙头单位负责人员培训、技术指导、版图汇总、组织芯片的工艺实现，性能测试和封装。大学教师、研究生、研究机构、中小企业作为工程受益群体，自愿参加，并付一定费用。 引言 8. 芯片工程与多项目晶圆计划 通首雹攘坎裕淤勋谐团孰刮完引烬墓哇晰肇貌兆酮署袍溶隋圣左冶迅遁捌集成电路制造艺流程集成电路制造艺流程 11 8. 芯片工程与多项目晶