数电第6章1课件.pptVIP

* (3) 列状态表、画状态图和时序图 1 0 / 1 0 1 1 0 1 / 0 0 1 0 0 / 0 0 1 0 1 1 / 0 0 0 CP1 CP0 * 根据状态图和具体触发器的传输延迟时间tpLH和tpHL， 可以画出时序图 * (4) 逻辑功能分析 由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z信号的上升沿可触发借位操作。 也可把该电路看作一个序列信号发生器。输出序列脉冲信号Z的重复周期为4TCP，脉宽为1TCP。 * 6.3 同步时序逻辑电路的设计方法 根据设计要求和给定条件建立原始状态图(状态表）； 状态化简，求出最简状态图； 状态编码（状态分配）； 确定触发器的类型和个数； 求出电路的状态方程，驱动方程和输出方程； 画出逻辑图并检查自启动能力。 6.3.1 同步时序逻辑电路设计的一般步骤 * 画原始状态图 数据 检测 器 X Z CP 电路框图 6.3.2. 同步时序逻辑电路设计举例 例1 设计一个串行数据检测器。电路的输入信号是与时钟脉冲同步的串行数据X，输出信号为Z；要求电路在X信号输入出现101序列时，输出信号Z为1，否则为0。输入信号X序列及相应输出信号Z的波形示意图如图所示。 解： (1) 画出原始状态转换图。 1 2 3 4 5 6 7 8 ( 输入序列不允许重迭 ) * 画原始状态图 数据 检测 器 X Z CP 电路框图 例6.3.1 解： (1) 画出原始状态转换图。 定义电路的状态： S0 ——电路的初始状态 S1——X输入1后，电路的状态 S2——X输入10后 S3——X输入101后 * 列出原始状态转换表： 现态 次态/输出 X=0 X=1 S0 S0 / 0 S1 / 0 S1 S2 / 0 S1 / 0 S2 S0 / 0 S3 / 1 S3 S0 / 0 S1 / 0 (2) 状态化简 现态 次态／输出 X=0 X=1 S0 S0 / 0 S1 /0 S1 S2 / 0 S1 /0 S2 S0 /0 S0 /1 (3) 状态编码 S0=00 S1=01 S2=10 * (4) 确定触发器的类型和个数 现态 次态／输出 X=0 X=1 S0 S0 / 0 S1 /0 S1 S2 / 0 S1 /0 S2 S0 /0 S0 /1 采用两个D触发器。 (5) 求电路的状态方程，触发器驱动方程和输出方程 Q2n+1、Q1n+1、Z作为输出函数 将X、Q2n、Q1n作为输入变量， 输入 现 态 次态 输出 X Q2n Q1n Q2n+1 Q1n+1 Z 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 * 画出触发器Q2n+1、Q1n+1的卡诺图 X Q2n Q1n Q2n+1 Q1n+1 Z 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 ( Qn+1=D ) 求触发器的激励方程 * X Q2n Q1n Q2n+1 Q1n+1 Z 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 求输出方程 * (6) 画出逻辑图 * （7）检查自启动能力 0 1 1 1 1 1 X Q2n Q1n Q2n+1 Q1n+1 Z 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 0 1 1 1 0 0 1 1 1 0 0 1 无效状态 * *例2用D触发器设计一个8421BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1 1 0 0 1 1 0 6 0 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 0 4 0 0 1 0 1 1 0 0 3 1 1 0 0 0 1 0 0 2 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 次 态 现 态 计数脉冲CP的顺序 6.3.2同步时序逻辑电路设计举例 * 0 0 0 0 1 0 0 1 9 1 0 0 1 0 0 0 1 8 0 0 0 1 1 1 1 0 7 1 1 1 0 0 1 1 0 6 0 1 1 0 1 0 1 0 5 1 0 1 0 0 0 1 0 4 0 0 1 0 1 1 0 0 3 1 1