- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第9章(2学时) 中央处理器-英文
为了加速二元操作过程,把单总线分开为总线1和总线2,让两个操作数直接从两条总线上供给,所以ALU准备两个数据只需要一个总线事务,并且不需要缓存,故两个输入暂存器去掉了。 但是由于两条总线都是忙的,所以需要下一个总线周期将结果移动到所需的目的寄存器去。 数据路径的这一修改,改变了二元操作的过程,3总线周期--》2总线周期;减少2个暂存寄存器。 * 好处:1总线变成2总线,减少了一个机器周期内的总线事务,并且减少了2个暂存器 但是:设计一个双总线基于累加器的CPU所面临的问题是怎样合理地分配各个寄存器到两条总线上。 理论上,可以将所有寄存器都输出到2条总线上,但浪费三态元件,并且控制它们的译码器规模都将加倍。 所以需要分析,进行合理分布。 * * 添加总线3 从ALU去掉结果暂存器 所有寄存器的输入连接改到总线3,其余不变 所有被支持的传送和ALU操作都与双总线一样,但是每一个执行时间都是一个总线周期。 * 把基于累加器的CPU组织变换为基于通用寄存器的CPU,比较容易。 把寄存器A,Q,X,SP等用通用寄存器来实现,合起来称为通用寄存器组。 * Computer Organization Chapter 8 The center processor unit Chapter 8 The center processor unit 8.1 The functions and functional parts of a CPU 8.2 The basic organization of the CPU 8.3 The structure of a CPU based on a accumulator 8.4 The structure of a CPU based on general-purpose registers 8.1 The functions and functional parts of a CPU The block diagram of a stored-program computer Data path Control Unit REG ALU CPU memory I/O External bus Internal bus Control Unit Data path Control Unit Control Unit 8.2 The basic organization of the CPU Different instruction formats require different organizations for the CPU. The organization of the CPU serves as a basis for classifying the computer into different classes. The 3-address and the 2-address instruction formats create general-purpose register machines;(基于通用寄存器的机器) The one-address instruction format creates accumulator-based machines;(基于累加器的机器) 0-address instruction format creates stack machine.(堆栈机) For the general instruction, its function of basic instruction cycle is related to the structure of the CPU 8.2 The basic organization of the CPU 1、CPU organization based on general-purpose registers A general basic instruction cycle for the register-register architecture can be stated to include the following steps: fetching the instruction decoding the instruction Generating the effective address of the memory operand (only for load/store instructions) Fetching the source operands from registers (from memory only for a load instructi
您可能关注的文档
最近下载
- 检验科病例讨论PPT课件.pptx VIP
- bim实施管理标准(深圳).pdf VIP
- (高清版)DB41∕T 1993-2020 山水林田湖草生态保护修复工程监理规范.pdf VIP
- 中国当代文学完整课件.ppt VIP
- 眼睑痉挛残疾指数、Jankovic、西多伦多痉挛性斜颈评分量表、颅颈肌张力障碍问卷、嗓音障碍指数.docx VIP
- 经史子集国学文库:史部·地理·长乐六里志.pdf
- 淮南市社区工作者招聘笔试真题2024.docx VIP
- 2025-2026学年初中信息技术清华大学版2024B版七年级上册-清华大学版2024B版教学设计合集.docx
- “开学啦”小学开学第一课课件.pptx VIP
- (2025秋新版)人教版三年级数学上册全册教案.pdf
文档评论(0)