电子技术课程设计——数字石英钟.docVIP

前言 电子技术课程设计——数字石英钟是采用数字电路实现对时、分、秒的数字显示的计时装置，广泛应用于个人家庭、车站、码头、办公室登公共场所，成为人们日常生活种不可少的必需品。钟表的数字化给人们生产生活带来了极大的方便且大大扩展了钟表原先的报时、校时功能。因此，研究数字钟及扩大其应用有着非常现实的意义。 为了完成这次数字石英钟的设计，我首先是再次熟读数字电子技术基础教材和电工电子实验教程。从这些基础知识的材料中，寻找一些需要用到芯片功能加以巩固，以选择出合适的芯片用于设计。另外，我也再网上搜寻了一些数字钟相关的资料，作为参考，因为是第一次进行电子技术课程设计，刚开始的时候难免有些无从下手的感觉。从他人的设计思路中，也得到了一些提示。 数字钟的总框图由震荡电路、分频电路、译码和显示电路、校时电路、报时电路构成。画出设计框图之后，就是对单元电路的设计和画出原理布线图，最后是根据原理布线图连接芯片。在这个过程中根据遇到的实际问题，要将图进行一些适当修改，再一步步完成连线。 这次课程设计完成了数字钟的基本功能，也让我得到了很多平时理论学习中不能获得的收获。而在个别方面存在的不足还需要在今后的学习中慢慢进步。 第一章 系统概述 1.1 系统设计思路与总体方案 数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源，使用石英晶体振荡器。数字钟计时周期是24小时，因此必须设置24小时计数器，应由模为60的秒计数器和分计数器，以及模为24的时计数器组成，秒、分、时由七段数码管显示。另外，为使数字时钟走时与瞄准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对时与分进行校时操作。同时，也能够实现整点报时。在从59分50秒开始，第51、53、55和57秒均发出一次低音“嘟”的信号，第59秒发出一次高音“嘀”的信号，每次信号持续时间为一秒。在最后一次高音结束之后即达到整点。 1.2 电路组成 图一 系统框图 1.3 各功能块的划分与组成 1.3.1脉冲产生电路 由晶振产生的频率非常稳定的脉冲，经后，产生一个频率为Hz脉冲1.3.2 计时电路 由74LS90做计数器，实现分和秒的60进制，以及时的24进制。 1.3.3 译码和显示电路 由74LS47做译码器，同时连接到七段数码显示管，可以将计时、译码后的数字显示出来。 1.3.4 校时电路 分别使用两个开关控制校时直接用秒脉冲先后对时与分实现校时操作。 1.3.5 报时电路 使用CC4060的Q4和Q8管脚引出高频和低频，作为报时电路的高、低音使用的频率，实现每到59分50秒开始，每隔一秒报时一次，四次低音、最后一次高音，高音结束后即达到整点。 第二章 单元电路设计与分析 2.1 脉冲产生电路 2.1.1 振荡电路 为了产生频率非常稳定的脉冲，由石英晶体振荡器、两个10PF电容、一个20M欧的电阻组成。 图2 石英晶体振荡器 石英晶体振荡器的振荡频率具有极高的稳定性，因而适合作为数字钟的脉冲发生器。振荡频率只取决于石英晶体的固有谐振频率，而与外接电阻和电容无关。利用这个电路，可以在输出端产生频率为2 （15）Hz的脉冲。 2.1.2 分频电路 采用CC4060和JK触发器作为分频器。 图3 分频器 为了得到频率为1秒的脉冲，同时尽量减少芯片的使用数量，首先可以将振荡器的输出接入一个最多可以达到14分频的CC4060，再从Q14管脚引出后就可以实现14分频，从而得到频率为2Hz的脉冲。再将输出接入到一个JK触发器，实现2分频后，就可以得到稳定的1Hz秒脉冲。 2.2 计时电路 2.2.1 分秒计数器 使用两片74LS90可以接成60进制计数器，分（秒）个位为10进制，十位为6进制。 图4 60进制计数器 个位片，将Q0与CP1相连，S91、S92、R01、R02四个管脚接地，就可以实现十进制计数器。 十位片，将Q1与S01相连，Q2于S02相连，同时也将Q0与CP1相连，当出现110，即数字6时，异步置零，从而实现6进制。 个位向十位进位时，可由个位片Q3引进位信号至十位片的CP1端，这可以在个位片输出状态由1001变为0000时，向十位片的CP1端提供一个脉冲下降沿，使高位计数，从而实现十进制。 2.2.2 时计数器 使用两片74LS90可以接成24进制计数器。时的个位为10进制，十位为3进制。十位出现数字2，个位出现数字4时，进行异步清零。 图5 24进制计数器 个位向十位进位时，可由个位片Q3引进位信号至十位片的CP1端，从而实现十进制。 将个位片的Q2、十位片的Q1接到两片的R01和R02。当个位片出现0100，即数字4，十位片出现0010，即数字2时，实现异步清零。 2.3 译码和显示电路 将计数器的Q3—Q0端连接到74LS47的