数字频率计的设计与实现.doc

目 录 1. 引言 1 2．设计任务书 1 3. 数字频率计基本原理 1 3.1 设计思路 1 3.2 原理框图 2 4. 设计步骤及实现方法 2 4.1 信号拾取与整形 2 4.2 计数电路 3 4.3锁存电路 5 4.4 译码显示电路 6 4.5 时钟电路及波形设计 7 5 总体电路图及工作原理 10 6? 元器件的检测与电路调试缺点分析 12 7 心得体会 12 参考文献 13 1. 引言 数字频率计是一种基础测量仪器，在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。 本设计项目可以进一步加深我们对数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计与调试的方法和步骤。  2．设计任务书 1、设计题目：数字频率计 2、设计出一个数字频率计，其技术指标如下： （ 1 ）频率测量范围： 10 ～ 9999Hz 。 （ 2 ）输入电压幅度 300mV 。 （ 3 ）输入信号波形：任意周期信号。 （ 4 ）显示方式：4位十进制数显示。 （ 5 ）电源： 220V 、 50Hz 。 3、给定仪器设备及元器件 示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。 4．电路原理要求简单，便于制作调试，元件成本低廉易购。  3. 数字频率计基本原理 3.1 设计思路 （1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一圆盘，在圆盘上挖一小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通一次，利用此信号做为脉冲计数所需。 （2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。 （3）对于脉冲记数，有测周和测频的方式。测周电路的测量精度主要受电路系统的脉冲产生电路的影响，对于低频率信号，其精度较高。测频电路其对于正负一的信号差比较敏感，对于低频率信号的测量误差较大，但是本电路仍然采用测频方式，原因是本电路对于马达电机转速精度要求较低，本电路还有升级为频率计使用，而测频方式对高频的精度还是很高的。 时钟实现方法很多，本电路采用晶振电路，已求得高精度的时钟需求。 3.2 原理框图?? 　 图3-1 系统框图 设计步骤及实现方法 信号拾取与整形 图4-1 信号拾取基本原理图 电路核心由一个光电开关管组成，平时电机转轮静止，发光二极管所发出的光被 轮子挡住，所以接收管处于截止状态，1端为高电平。当电机转动一圈 ，会使接收管导通一次，1端输出一个低电平，1端波形 在实际电机工作状态中，会受到各方面的干扰，波形会存在许多杂波成分，需要 对波形进行处理，处理成符合记计数器所需要的矩型波。 波形处理电路有一个施密特触发器组成，如上图。当输入电压逐步升高时，致使 VI施密特上VT+，内部触发器发生翻转。当VI逐步下降时，致使 VIVT-，电路再次发生翻转，通常VT+VT-。所以只要VIVT-电路就能稳定在低电平，VIVT+电路就稳定在高电平，这样就 有效的防止了杂波的干扰，并使输出得到矩形脉冲，符合了下级计数的需求。 本施密特触发器选用40106，管脚如下，可 以看出内部含有六路同样的施密特触发器， 我们只使用其中一组， 图4-3 　本施密特触发器选用40106管脚 ?4.2 计数电路 本电路采用四个同步计数器接成串行工作方式，查数字电路产品资料后，准备采用CD4518，管脚如下图，该IC是一种同步加数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别是⑴~⑺和⑼~⒂。该计数器是单路系列脉冲输入（1或2脚；9或10脚），4路BCD码输出（3~6脚；11~14脚）。其工作波形如下： 图 4-4 图4-5 从4518应用手册给出的真值表看出 ，CD4518有两个时钟输入端CP和EN（ENABLE A或B），若用时钟上升沿触发，信 号从CP 端输入，此时EN端接高电平“1”，若用时钟下降沿触发，信号从EN端输入，此时 CP端应 接低电平“0”，不仅如此，清零端（RESET）也应该保持低电平“0”， 只有满足了这些条件，电路才会处于计数状态。 图4-6 我们还从真值表里可以得出，利用EN端下降沿触发的特点组成N位十进制计数器。从波形分析，当输入端的计数脉冲到第10个时，电路自动复位0000状态，因为4518没有进位功能的引脚，所以应该充分利用第6或1