信号发生器硬件设计分析.docx

硬件电路设计 1 直接数字频率合成模块 这里我们采用的是AD公司的DDS系列芯片之一的AD9851，其优异的功能，尤其是其先进的CMOS工艺，使其得到广泛的应用。下面就介绍AD9851的原理及性能。 1.1 AD9851内部结构 AD9851芯片是AD公司生产的最高时钟频率为180MHz，采用先进的CMOS技术的高集成度直接数字式频率合成器件。它由一个高速DDS，一个高性能DAC以及比较器等构成一个完全数字控制可编程频率合成器，其时钟输入端内置一个6倍频器，并且具有始终产生共嫩能够。AD9851的原理框图如图1所示： 图1 AD9851原理框图 AD9851芯片的主要性能特点有：① 语序最高输入时钟180MHz，同时可选择是否启用内含的6倍频乘法器；② 带有高性能的十位数模转换器；③ 内含一个高速比较器；④ 具有简化的控制接口，允许串/并行异步输入控制字；⑤ 采用32位频率控制字；⑥ 内部使用5位相位调制字；⑦ 允许工作电源范围：+2.7v+5.25v；⑧ 可以工作在掉电方式（低功耗）： HYPERLINK mailto:4mW@+2.7v 4mW+2.7v；⑨ 其自由寄生动态范围（SFDR）43dB@70MHz输出；⑩ 采用极小的28脚贴片式封装。 AD9851可用作一个高精度的可编程的数字频率合成器和时钟生成器，当参考时钟源的频率精度很高时，AD9851输出的数字化的模拟正弦波的频率和相位都很稳定，生成的正弦波经滤波后可直接用作频率源，也可通过内部的比较器转换成方波作时钟源。 由于AD9851的核心具有32bits的频率控制字，当系统输入时钟频率为180MHz时，其输出频率分辨率接近0.024Hz。AD9851还提供5bits的可编程相位控制字，其输出相位可以以11.25的增益改变。可编程启用AD9851内部集成的6倍频参考时钟乘法器这样输入的时钟频率不需要很高，且该乘法器具有很小的SFDR和相位噪声。 1.2 AD9851芯片引脚分布及功能介绍 AD9851芯片引脚分布如图2所示： 图2 AD9851引脚分布 AD9851内含一个40bits的积存器，用于储存32位控制字，5位相位调制字以及6倍频参考时钟乘法器使能和芯片掉电方式控制字。AD9851的控制数据，频率控制字和相位调制字可以以并行或串行异步两种方式输入。并行输入时没次输入8bits分5次连续输入，其中，头8bits控制输出相位，6倍频器启动/关闭，掉电工作方式以及输入方式，余下的32bits是频率控制字；串行输入时，40bits串行数据通过其一根数据线（D7）依次串行输入。表1列出了AD9851各引脚功能： 引脚号引脚名 功能4～1 28～25D0～D78位数据输入端，用来装入32位频率和8位相位控制字，D0为最低有效位，D8为最高有效位，同时D7用作40位串行数据输入引脚。 5PGND 6倍频参考时钟乘法器接地端。 6 PVCC6倍频参考时钟乘法器正电源电压引脚。 7 W CLK字输入时钟端。上升沿异步装入并行或串行的频率/相位控制字到40位输入寄存器。 8 FQUD频率更新端。上升沿异步将40位寄存器的内容DDS核心，使其工作。只有当输入寄存器中的内容是允许的有效数据时才能发出一个FQUD信号。 9REFCLOCK参考时钟输入端。CMOS/TTL电平脉冲序列，直接或经过6倍频乘法器输入。直接输入方式下，其输入即是系统时钟，如果6倍频乘法器工作，则乘法器的输出是系统时钟。系统时钟的上升沿有效。 10，19 AGND模拟地。数模转换器和比较器的模拟接地端 11，18 AVDD18脚为数模转换器和比较器的模拟电路正电压端，11脚为参考基准电压 12 Rset数模转换器外部管脚。Rset通过一个3.92 的小电阻为参考基准电压。 13 VOUTN负电平输出端。比较器的互补CMOS逻辑负电平输出。 14 VOUTP正电平输入端。比较器的CMOS逻辑正电平输出。 15 VINN负电平输入端。比较器反向输入。 16 VINP正电平输入端。比较器正向输入。 17 DACBP数模转换器的旁路连接端。 20 IOUTB与IOUT端具有相同特性的DAC互补输出端，IOUTB=IOUT（SFDR最佳时）。 21 IOUT数模转换器的正输入端。输出电流粗要转换为电压，一般通过电阻或转换器与地相接。 22 RESET主复位端，高电平有效。