第08讲第4章ARM片上总线和ARM7TDMI核85页.pptVIP

* * * * 与加电复位相关的主要控制信号 nMREQ(not memory request) 在接下来的周期，当处理器请求存储器访问时，它为低。 SEQ(quential address) 当下一个存储器周期的地址与上一次存储器访问的地址紧密相关时，SEQ为高。在ARM状态，新地址可以是相同的字或下一个。在Thumb状态，新地址可以是相同的半字或下一个。与低位地址线配合，它可用于指示下一个周期可使用快速存储器模式(例如DRAM页模式)，或用于旁路地址转换系统。 nEXEC(not executed) 因为指令没有通过条件码测试，所以，当指令在执行单元没有被执行时，它为高。 * * ARM7TDMI是ARMv4T体系结构 * 机械工业出版社，2008年3月第1版《嵌入式系统基础教程》的配套课件 本科生嵌入式系统课程 * * * * * * * * * * * * * * * * * * * * * * * * * * * * 这一部分的内容对计算机专业或者嵌入式专业的学生而言可以增加内容 * ABORT(memory abort) 存储系统使用该信号通知处理器其所请求的访问是不允许的。 * * nENOUT(not enable output) 写周期，在MCLK上升沿之前将该信号驱动为低，且在整个周期保持为低。在共享总线的应用中，这可被用于辅助仲裁。 * * * * * * * * * * * * * * 主要参考资料： DDI0210B_7TDMI_R4.pdf ARM公司的ARM7TDMI * 流水线方式对DRAM系统特别有用，因为DRAM系统要求尽可能早地给存储器提供地址，以便允许有更长的时间用于地址译码和产生DRAM控制信号。在这种方式下，地址总线不会保持有效至存储周期的结束。 非流水线方式可用于SRAM和ROM的访问。地址总线、LOCK、MAS[1:0]、nRW、nOPC和nTRANS信号必须在整个存储周期内保持稳定，但这并不提供最佳性能。 * * * * * * * * * * * 蓝色字是下面马上就要介绍的信号： 黑体字是已经介绍过的信号： APE(address pipe line enable) ALE(address latch enable) ABE(address bus enable) LOCK(locked operation) MCLK(memory clock input) nWAIT(not wait) ECLK(external clock output) nRESET(not reset) nRW(not read/write) nMREQ(not memory request) * * MAS[1:0]总线用于对传送数据的宽度进行编码。ARM7TDMI可以传送字、半字和字节量。 在基于ARM7TDMI的系统中，所有可写存储器必须支持逐个字节的写，以便允许使用C编译器和ARM调试工具链，如Multi—ICE。 ARM7TDMI产生的地址始终是字节地址。尽管如此，存储系统必须忽略地址的低位冗余。 在S周期突发传送期间传送数据的宽度不改变。 ARM7TDMI不能产生字节传送的突发。 * * nOPC的含义如下： nOPC为1：操作码； nOPC为0：数据。 * * * 2008年9月15日 南京大学计算机系 * 协处理器传送周期示意图 2008年9月15日 南京大学计算机系 * ARM存储周期时序一览 2008年9月15日 南京大学计算机系 * 对代码的执行进行统计 2008年9月15日 南京大学计算机系 * ADS工具中对四种周期的统计 2008年9月15日 南京大学计算机系 * 地址时序 ARM7TDMI的地址总线工作在两种配置方式之一 流水线方式 APE信号接高电平 非流水线方式 APE信号接低电平 注：ARM公司极力推荐在新的设计中使用流水的地址时序以获得最佳系统性能。ARM公司极力推荐ALE接高，并且在新设计中不使用。 2008年9月15日 南京大学计算机系 * 流水线地址 当APE为高时，ARM7TDMI的地址在存储周期前MCLK的上升沿之后有效。 2008年9月15日 南京大学计算机系 * 非流水线地址 在仅包含SRAM和ROM的系统中，APE可以置为低以产生所需的地址时序。因为 SRAM和ROM要求在整个存储周期内保持地址稳定。在这种配置中，在MCLK下降沿之后地址有效。 2008年9月15日 南京大学计算机系 * 数据定时信号 1．D [31:0]、DOUT[31:0]和DIN[31:0] 2．BUSEN信号 3．ABORT信号，参看前面的ABORT解释 4．字节锁存使能（由BL[3:0]信号决定） 5．字节和半字访问（由MAS[1:0]信号