同步计数器及应用.docVIP

同步计数器及应用 为了提高计数器的工作频率、缩短传输延迟时间，希望计数器状态转换时所有需要翻转的触发器同时翻转，于是同步计数器便应运而生。在同步计数器内部，各个触发器都受同一时钟脉冲——输入计数脉冲的控制，因此，它们状态更新是同时进行的，故被称为“同步计数器”。同步计数器既可以用T触发器组成，也可以用T触发器组成。在使用T触发器时，由时钟信号的有无控制触发器是否应翻转。而在使用T触发器时，是否应当翻转由输入端T的状态决定。因为T触发器只有一个输入端T，当T-l时，为计数状态；当丁-0时，保持状态不变，通常使用JK触发器构成T触发器。1．同步二进制减法计数器根据二进制减法计数转换规律，最低位触发器FFo与加法计数器中FFo相同，每来一个计数脉冲翻转一次，应有Jo=Ko =1。其他触发器的翻转条件是所有低位触发器的Q端全为O，应有Ji一Ki一Qo、J2一Kz一Qi Qo。由三个JK触发器构成的T触发器构成的三位二进制同步减法计数器如图5. 16电路所示。图中各触发器均由同一个CP时钟脉冲拉制，因此三个触发器的翻转就由其输入信号的状态决定。从状态图可知随CP脉冲的递增，触发器的输出Q2 QiQo是递减的，且经过八个CP脉冲完成一个循环过程。从图5.17(b)所示时序图可知：Qo端输出矩形信号的周期是输入CP信号的周期的两倍，所以Qo端输出信号的频率是输入CP信号频率的1／2，对应Q．端输出信号的频率是输入CP信号频率的114，因此N进制计数器同时也是一个N分频器，所谓分频就是降低频率，N分频器输出信号频率是其输入信号频率的N分之一。2．集成同步计数器74LS161 74LS161是同步四位二进制加法集成计数器，管脚排列如图5.18所示，逻辑功能如表5.7所示。集成同步四位二进制加法计数器74LS161具有以下功能：复位端CR =o时，输出Q3 Q2 QiQo全为零，与CP无关，实现异步清零功能（又称复位功能）。CR =1，预置控制端LD -O，并且CP—CP十时，Q3 Q2 Qi Qo—D3 D2 Di Do，实现同步预置数功能。CR一LD一1且CTP．CTT—O时，输出Q3 Q2 Qi Qo保持不变。C一LD一CTP=CTT =1，并且CP=CP十时，计数器开始加法计数，实现计数功能。3.N进制计数器以集成同步计数器74LS161为例，介绍构成任意进制计数器(N进制)的方法。(1)直接清零法直接清零法是利用芯片的复位端可i和与非门，将N对应的输出二进制代码中等于1的输出端，通过与非门反馈到集成芯片的复位端C，使输出回零。例如，用74LS161构成十进制计数器，令LD—CTP一CTT=“1”，因为N- 10，其对应的=进制代码为1010，将输出端Q3和Qi通过与非门接至74LS161的复位端CR，电路如图5. 19(a)所示，实现N值反馈清零法。CR -o时，计数器输出复位清零。因CR=Q3—Q，故由o变1时，计数器开始加法计数。当第10个CP脉冲输入时，Q3 Q2 QiQo - iolo，与非门的输出为O，即CR-0，使计数器复位清零，与非门的输出变为1，即CR -1时，计数器又开始重新计数。(2)预置数法预置数法利用芯片的预置控制端LD和预置输入端D3 D2 Di Do构成N进制计数器。因LD是同步预置数端，所以只能采用N-l值反馈法。例如，图5.20(a)所示的七进制计数器，先将CR一CTP一CTT一1，再令预置输入端D3 D2 Di Do一0000(即预置数O)，以此为初态进行计数，从O到6共有七种状态，6对应的二进制代码为0110，将输出端Q2、Qi通过与非门接至74LS161的预置控制端LD，电路如图5. 20(a)所示。若LD一0，当CP脉冲上升沿（CP十）到来时，计数器输出状态进行同步预置，使Q3 Q2 QiQo一D3 D2 DiD。- 0000，随即LD一Q2Q1 =1，计数器开始随外部输入的CP脉冲重新计数。