3-2 组合逻辑电路.pptVIP

北京理工大学计算机科学技术学院 组合逻辑电路 组合逻辑电路 所谓组合逻辑电路，是指该电路在任一时刻的输出，仅取决于该时刻的输入信号，而与输入信号作用前电路所处的状态无关。从电路结构上看，组合逻辑电路仅由门电路组成，电路中无记忆元件，输入与输出之间无反馈。 组合逻辑电路 编码器 译码器 数据选择器与数据分配器 加法器 进位的产生和传递 编码器 编码器是一种多输入、多输出的组合逻辑电路。通常同一时间内只允许m个输入端中的一个输入端有效，这时的输出就是该输入所对应的n位二进制码值。 编码器 X1 X2 Xm F1 F2 Fn … … 输入端 输出端 输入端和输出端之间满足下列关系：m≤2n 若m=2n，全编码；若m＜2n，部分编码 常见的编码器有以下三种： 1. 二进制编码器 这是一种全编码器，其输入信号的个数m=2n，输出信号的位数为n。 例如：8线－3线编码器的输入信号个数为8，输出信号的位数为3；16线－4 线编码器的输入信号个数为16，输出信号的位数为4。 编码器 8线-3线编码器的真值表 2. 二－十进制编码器 将十进制的十个数码0～9用四位二进制代码来表示的电路，称为二－十进制编码器。在这个电路中，m=10，n=4，显然它属于部分编码。 二－十进制编码器又可分为NBCD码编码器、余3码编码器等。 编码器 编码器 3. 优先编码器 前面提到的一般编码器，输入信号是互相排斥的。而优先编码器则不同，它允许几个信号同时输入，但是，只对其中优先级最高的输入进行编码，不理睬级别低的输入。如：8线－3线优先编码器的f7的优先级别最高，f0 的优先级别最低。常用作中断及中断向量发生器。  8线-3线优先编码器的真值表 译码器也是一种多输入、多输出的组合逻辑电路。每输入一个n位的二进制代码，在m个输出端中最多只有一个有效。译码是编码的逆过程。 译码器 译码器 X1 X2 Xn F1 F2 Fm 输入端 输出端 输入端和输出端之间满足下列关系：2n≥m 若2n =m ，全译码；若2n＞m，部分译码 常见译码器 1. 二进制译码器 二进制译码器是一种全译码器。 译码器中常设置“使能”控制端(E/E)，当该端无效时，译码器的功能被禁止，此时所有输出均无效。 如74138芯片。 常见译码器 2.二－十进制译码器 将二－十进制代码译成对应的十进制数码0～9，称为二－十进制译码器，其n=4，m=10，故属于部分译码。 集成的二-十进制译码器芯片有好几种，分别有8421码输入，余3 码输入等。 常见译码器 3. 显示译码器 七段数码显示器的每一段是一个发光二极管，排成一个“日”字形。 常见译码器 NBCD码输入显示译码器的真值表（共阴极） 插入Flash 真直表对应的七段数码管显示(具体见脚本) 数据选择器 数据选择器又称多路选择器，简称MUX，它有多个输入，一个输出。其功能是在选择信号的作用下，从多个输入信号中选择某一个送到输出端。 四输入 多路选择器 S1 S0 D1 D2 D0 选择控制端 D3 F 四输入 多路选择器 四输入 多路选择器 四输入 多路选择器 四输入 多路选择器 00 01 10 11 数据选择器 选择 数据输入 输出 S1S0 D3D2D1D0 F 00 00 01 01 10 10 11 11 × × × 0 × × × 1 × × 0 × × × 1 × × 0 × × × 1 × × 0 × × × 1 × × × 0 1 0 1 0 1 0 1 数据分配器 数据分配器又称多路分配器，简称DMUX，它有一个输入，多个输出。其功能与MUX正好相反，是将输入端的信号送至多个输出端中的某一个。 四位 多路分配器 S1 S0 Y1 Y2 Y0 选择控制端 Y3 X 00 01 10 11 四位 多路分配器 四位 多路分配器 四位 多路分配器 四位 多路分配器 数据输入 选择 输出 X S1S0 Y3Y2Y1Y0 0 1 1 1 1 × × 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 数据分配器 加法器 加法器是由全加器再配以其他必要的逻辑电路组成的。 一.全加器 基本的加法单元称为全加器，它要求三个输入量：操作数Ai和