嵌入式系统基础教学实验平台.pptVIP

下载本文档

2
0
约8.6千字
约 38页
2017-06-13 发布于天津
举报
版权申诉

嵌入式系统基础教学实验平台.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

嵌入式系统基础教学实验平台

嵌入式系统應用研發平台 XScale Intel PXA255 Processor 華亨科技有限公司 Agenda CPU Introduction XScale PXA255 Embedded platform Education resources Demo Product Q A CPU Introduction Kernel ARM10 V5TE 7 stages Pipeline High performance;Low power Work Frequency 400MHZ CPU wireless interface LCD Controller Support 1024×768 Pixel CPU Introduction High Performance Processor —Intel? XScale? Microarchitecture —32 KB Instruction Cache —32 KB Data Cache —2 KB “mini” Data Cache —Extensive Data Buffering CPU Introduction Low Power —Less than 500 mW Typical Internal Dissipation —Supply Voltage may be Reduced to 1.00 V —Low Power/Sleep Modes Performance data for ARM platform OS cores Processor Block Diagram PXA255 Product-- PDA 採用Intel XScale 300Mhz CPU, 32M FlashROM/32M RAM，支持JogDial看書小滾輪及紅外線連接，最大特點是內置雙插槽（CF II/SD/MMC）以及高容量的1440mAh鋰電，適合實用型用家使用，能實現MP3，錄音，流暢視聽效果 Products ASUS-A620 PXA255 Product--SmartPhone 系統 GSM900/1800/1900全中文三頻尺寸 102.25(長)×66.5(寬)×18.1(高)mm重量 150g ( 含電池 )作業系統 Microsoft Pocket PC 2003 Phone Edition Second EditionCPU Intel PXA255 300 MHz對應擴充 SD / MMC擴充卡，最高支援可達1GB支援SD Wi-Fi無線網卡、GPS全球衛星定位導航模組內建記憶體 64MB Flash/ 64MB SDRAM PXA255 Product–GPS Application Mio Map V8 3D導航微處理器 IntelR PXA-255 300 MHz PXA255 Product－Medical Science Clock Manager The processor’s clocking system incorporates five major clock sources: ? 32.768 kHz Oscillator ? 3.6864 MHz Oscillator ? Programmable Frequency Core PLL ? 95.85 MHz Fixed Frequency Peripheral PLL ? 147.46 MHz Fixed Frequency PLL Core Phase Locked Loop The Core PLL is the clock source of the CPU Core, the Memory Controller, the LCD Controller, and DMA Controller. The Core PLL uses the 3.6864 MHz oscillator as a reference and multiplies its frequency by the following variables: L: Crystal Frequency to Memory Frequency Multiplier, set to 27, 32, 36, 40, or 45. M: Memory Frequency to Run Mode Frequency Multiplier, set to 1 or 2. N: Run Mode Frequency to Turbo Mode Frequency Multiplier, set to 1.0, 1.5, 2.0, or 3.0. LCD