数字逻辑电路第5章触发器11介绍.ppt

第5章 触发器 5.1 时序逻辑电路的结构和特点 5.2 触发器 5.1 时序逻辑电路的结构和特点 在第三章我们知道,所有的组合逻辑电路都有一个共同的特点:任一时刻电路的输出仅取决于当时电路的输入,与电路以前的输入和状态无关。在本章中,我们将要讨论另一种类型的逻辑电路——时序逻辑电路（简称时序电路）。在时序逻辑电路中,电路的输出不仅取决于当时电路的输入,还与以前电路的输入和状态有关,也就是说,时序逻辑电路具有记忆功能。 时序逻辑电路的结构框图如图5―1所示。由图中可以看出,一个时序逻辑电路通常由组合逻辑电路和存储电路两部分组成,其中,存储电路由触发器构成,是必不可少的。图中的Xi（i=1,…,m）是电路的输入信号；Yi（i=1,…,k）是电路的输出信号;Wi（i=1,…,p）是存储电路的输入信号（亦称驱动信号或激励信号）；Qi（i=1,…,r）是存储电路的输出信号（亦称时序电路的状态信号）。 按照存储电路中触发器状态变化的特点,时序逻辑电路分为同步时序逻辑电路和异步时序逻辑电路。在同步时序逻辑电路中,所有触发器都受同一时钟信号控制,触发器的状态变化是同步进行的。在异步时序逻辑电路中,并非所有触发器都受同一时钟信号控制,因此触发器的状态变化不是同步进行的。 概述 一、用于记忆1位二进制信