第二章 3.7 封装工艺.pptVIP

EDA Lab., Tsinghua University 3.7 集成电路的封装 集成电路工艺小结 前工序 图形转换技术：主要包括光刻、刻蚀等技术 薄膜制备技术：主要包括外延、氧化、化学气相淀积、物理气相淀积 掺杂技术：主要包括扩散和离子注入等技术  一种将集成电路用绝缘的塑料或陶瓷材料打包的技术。一方面防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。 封装时主要考虑的因素： 1、?为提高封装效率;芯片面积与封装面积之比尽量接近1:1；? 2、?引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能； 3、?基于散热的要求，封装越薄越好。? 3.7.1 封装的工艺流程  1. 塑料封装工艺 2.陶瓷封装工艺 3.7.4. 测试制程 (1) 芯片测试（wafer sort） (2) 芯片目检（die visual） (3) 芯片粘贴测试（die attach） (4) 压焊强度测试（lead bond strength） (5) 稳定性烘焙（stabilization bake） (6) 温度循环测试（temperature cycle） (7) 离心测试（constant acceleration） (8) 渗漏测试（leak test） (9) 高低温电测试 (10) 高温老化（burn-in） (11) 老化后测试（post-burn-in electrical test） 后工序 划片 封装 测试 集成电路封装: 集成电路封装的作用: (1)对集成电路起机械支撑和机械保护作用。 (2)对集成电路起着传输信号和分配电源的作用。 (3)对集成电路起着热耗散的作用。 (4)对集成电路起着环境保护的作用。 集成电路芯片封装工艺流程 晶片切割 黏晶 焊线 封胶 剪切/成形 印字及电镀 检验 封装 划片槽与焊盘 在一个晶圆上分布着许多块集成电路，在封装时要将各块 集成电路切开。这个切口就叫划片槽。 划片槽示意图 Level1： 芯片的封装 Level2：将数个Level1 的封装与其它两件组合在电路卡上 Level3：将数个Level2 的组装电路卡组合在印刷电路板上 Level4：组合Level3 的使之成为电子产品工艺 Level5：IC元件之间的连线 集成电路封装5个层次 塑料材料封装（90%） 陶瓷材料封装 优点：重量轻、成本低，薄形化，工艺简单 缺点：散热、耐磨和密封性差，易腐蚀 优点：散热、耐磨和密封性好，多种材料选择 缺点：工艺复杂 常用 塑料封装结构图 配料：环氧树脂、硅氧型高聚物、聚酰亚胺等高分子合成树脂 涂导电胶 粘结芯片 150℃固化 导线丝连接 模压成型 固化成型 镀锡 引线切断 器件与电路板结合 清洁 涂封 引线框架加工 Fe-Ni合金 陶瓷封装结构图 配料：Al2O3 AlN BeO SiC 陶瓷封装工艺流程 3.7.2 常用集成电路封装形式 （1）DIP (Dual In-line Package)双列直插式封装 各引线插入印刷电路板相应穿孔 （2）SOP(Small Outline Package)小外形封装 SOP实际上是DIP的变形，即将DIP的直插式引脚向 外弯曲成90度，就成了适于表面贴装SMT（Surface Mount Technology）的封装了，只是外形尺寸和重量 比DIP小得多。 （3）QFP(Quad Flat Package) 四边引脚扁平封装 四周具有水平引线脚 §11-2 常 见 表 面 组 装 元 件 ＢＧＡ（Ｂall Grid Array）是大规模集成电路的一种极富生命力的新型封装方法。它将原来器件ＱＦＰ翼形电极引脚，改变成球形引脚；把从器件本体四周“单线性”顺列引出的电极，改变成本体腹底之下“全平面”式的格栅阵排列。这样，既可以疏散引脚间距，又能够增加引脚数目。 （4）ＢＧＡ（Ｂall Grid Array）球状突起电极式封装 §11-1 表 面 组 装 元 件 §11-1 表 面 组 装 元 件 §11-1 表 面 组 装 元 件 §11-1 表 面 组 装 元 件 3.7.3芯片散热问题 集成电路芯片工作时会发热，在选择封装时要考虑芯片的散热问题。对于发热较小的芯片在封装时不作特别考虑，而对有一些发热量的芯片可考虑采用热传导性能较好的封装材料，选用外形大一点的封装形式。发热量较大的芯片要考虑带散热装置(如金属散热器等)的封装。 * * * *