数字电路与逻辑设计7.pptVIP

第七章 常用中规模时序逻辑电路 7．1 计数器 7．2 寄存器和移位寄存器 7．3 脉冲序列信号发生器 计数器 7．1．1 计数器的概述 7．1．1．1 计数器概念－模的概念 7．1．1．2 计数器分类 7．1．2 异步计数器 7．1．3 同步计数器 7．1．1 计数器的概述 计数器是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。 7．1．1．1 计数器概念－模的概念 计数器中的“数”是用触发器的状态组合来表示，它在运行时，所经历的状态是周期性，即总是在有限个状态中循环，通常一次循环所包含的状态总数称为计数器的“模”。 7．1．1．2 计数器分类 1.按计数的功能来分：加法、减法和可逆计数器 2.按进位基数来分：二进制计数器和非二进制计数器 3.按计数的进位方式（脉冲输入方式）：同步（并行）和异步（串行） 7．1．2 异步计数器 7．1．2．1 异步二进制计数器 1．异步二进制加计数器 2．异步二进制减计数器 *3．异步二进制可逆计数器 7．1．2．2 中规模异步计数器 1．电路符号和引脚含义 2．逻辑功能 3．应用 7．1．2．1 异步二进制计数器 1．异步二进制加计数器 2．异步二进制减计数器 *3．异步二进制可逆计数器 7．1．2．2 中规模异步计数器 二－五－十进制异步计数器（7490） 1．电路符号与引脚符号 14个引脚的集成芯片 6个输入端，4个输出端 QAQBQCQD为数据输出端 S91和S92 为直接置位端 R01和R02为直接复位端 CPA和CPB分别为脉冲输入端 电源VCC（5脚） 地GND（10脚） 逻辑功能 直接复位 置9 计数 2．应用 1）构成二进制和五进制计数器 i)一位二进制计数器 ii)一位五进制计数器 2）构成十进制计数器 8421码 5421码 3）构成九进制计数器（采用反馈复位法） 4）构成二十四进制计数器 *5）构成1000分频器 7．1．3同步计数器 7．1．3．1 同步计数器 1．同步二进制加计数器 2．同步二进制减计数器 *3．同步二进制可逆计数器 7．1．3．2 中规模同步计数器 1．电路符号和引脚含义 2．逻辑功能 3．应用 分别用J-K 触发器和D触发器设计一个三位二进制加计数器。 推广到n位二进制计数器 7．1．3．1 同步计数器 1．同步二进制加计数器 用JK触发器实现n位二进制同步加计数器，驱动方程为： J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0 ?? Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0 用D触发器实现n位二进制同步加计数器，驱动方程为： D0＝Q0 D1＝Q1?Q0 D2＝Q2?(Q1Q0) D3＝Q3?(Q2Q1Q0) ?? Dn－1＝Qn-1?（Qn-2Qn-3…Q1Q0） 2．同步二进制减计数器 *3．同步二进制可逆计数器 用JK触发器实现n位二进制同步减计数器，驱动方程为： J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0 ?? Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0 用D触发器实现n位二进制同步减计数器，驱动方程为： D0＝Q0 D1＝Q1?Q0 D2＝Q2?(Q1Q0) D3＝Q3?(Q2Q1Q0) ?? Dn－1＝Qn-1?（Qn-2Qn-3…Q1Q0） 7．1．3．2 中规模同步计数器 可预置的四位二进制同步计数器（74161） 1．电路符号和引脚含义 16个引脚的集成芯片 9个输入端，5个输出端 QAQBQCQD为数据输出端 CP为脉冲输入端 T和P为使能输入端 电源VCC（16脚） 地GND（8脚） OC为溢出进位输出端 Cr 为异步清零端 LD为同步预置端 2．逻辑功能 异步清零 同步预置 保持 计数 当同步计数器加到“1111”时，OC=T?QA?QB?QC?QD=1 74161工作原理波形图 3．应用 1）构成十六进制计数器 2）构成十进制计数器 i)采用反馈复位法 ii)采用反馈预置法（一) iii)采用反馈预置法（二) 3）构成二十四进制计数器（采用同步连接和异步连接） 4）分析74161构成的电路，问这是多少进制计数器；有无挂起现象 7．2 寄存器和移位寄存器 寄存器和移位寄存器是常用的时序逻辑电路，能接受、发送和存放数据，具有记忆、清零、预置等功能，而且能对数据进行移位。 每个触发器能存放一位二进制数，n个触发器能存放n位数据。 寄存器的三个基本特征：数据存得进，记得住，取得出。 四位基本的寄存器： 寄存器和移位寄存器 7．2．1 锁存器（暂存器） 7．2．2 寄存器 7