数字系统(EDA)样卷.pptVIP

下载本文档

1
0
约小于1千字
约 35页
2017-06-15 发布于四川
举报
版权申诉

数字系统(EDA)样卷.ppt

1、本文档共35页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

4 课程自测—样卷11.大规模;2.IP核在IC领域被理解为完;5.在MAX+plusII中，;8.在下面的程序段中，当add;9.下列关于Verilog H;1.将PLD按结构特点来分类，;6．在MAX+plusII中，;1. SoC三、名词解释（4小;1.什么是PLD ? PLD按;3.什么是Top_down设计;五、编程题（6小题，共35分);module mux2_1 (;module updown_c;4.写出下图所示电路的Veri;5.某控制电路的输入(rst,;6.下面所列为半加器的Veri;1.下面关于Verilog H;2.大规模可编程器件主要有FP;4.在利用Verilog HD;7.基于EDA软件的FPGA ;9.下列关于Verilog H;1. EDA技术经历了( ;6．若A=5b11001,则;1.ISP三、名词解释（5小题;4.映射5．时序仿真4 课程自;1.什么是PLD ? PLD按;3.简述Verilog HDL;五、编程题（6小题，共35分);line14 4d7:{;module gate1 (_;module voter7(p;4.写出下图所示电路的Veri;5.下图所示为4位移位寄存器电;6.下面所列分别为构成一个8位;图4 课程自测—样卷14 课程