EDA课程设计-数据缓冲器.docVIP

课程设计任务书 学生姓名： 专业班级：电子科学与技术班 指导教师： 工作单位： 信息工程学院 目: 8×9先进先出(FIFO)缓冲器设计 初始条件： QuartusⅡ软件、微机、FPGA实验箱 : 深入研究和掌握FIFO的理论知识。利用软件功能，实现的设计仿真设计一个8×9先进先出（FIFO）缓冲器8位字深，9位字宽；当读信号ready有效时，FIFO的输出data_out使能当ready无效时，FIFO的输出处于高阻态；当写信号write有效时，9位款的寄存器进行写操作信号rdinc和wrinc被用来作为寄存器读和写指针递增，以指示该位寄存器的读和写信号rdptclr和wrptclr复位读写指针指向FIFO的第一个寄存器data_in是将被载入到一个寄存器的数据 年 月 日 系主任（或责任教师）签名： 年 月 日  摘 要 1 Abstract 2 1 绪论 1 2 QUARTUS II的使用 1 2.1 新建工程 1 2.2 程序编写 1 2.3 仿真 1 2.4 硬件调试 2 3 FIFO缓冲器原理 3 3.1 FIFO缓冲器的结构 3 3.2 FIFO的一些重要参数 3 .3 FIFO的分类 4 .4 FIFO缓冲器的应用 5 3.5 FIFO缓冲器空/满状态的算法 5 6 4.1方案一——FIFO定制 6 4.1.1 设计步骤 6 4.1.2 功能验证 7 4.2方案二——8个字长为9的变量构成寄存器 9 4.2.1 设计思想 9 4.2.2功能模块 9 4.2.3 硬件调试 10 4 结束语 11 参考文献 12 附录1 13 附录2 15 摘 要 先进先出（FIFO）缓冲器是数据存储器，其存储结构与RAM相同，仅存储方式。本文详细介绍了基于FPGA开发环境 II、用VHDL语言编程实现FIFO缓冲器的方法和。利用的可编程性，简洁而又多变的设计方法本设计实现了一些基本功能把一些新的思路加入到设计中拟定了种设计方案，得以优化Quartus II，VHDL Abstract First In First Out (FIFO) buffer is a dual-port data memory. It has the same storage structure with RAM, but differences in the storage pattern. This article describes the methods and processes of designing a FIFO buffer, which based on Quartus II -- the FPGA development environment. The design is programmed by VHDL language. Via the simulation and experiment, such FIFO buffer functions is achived, as data reading and writing, moving and resetting the read and write pointer, signage feature of empty and full. In addition, in order to enhancing the function and improve the storing speed of FIFO, the designer developed three design options and have carried out simulation and implementation on FPGA chip, so that FIFO buffer’s performance can be optimized. Key words：FIFO buffer，FPGA，Quartus II，VHDL 1 绪论 随着电子工程和计算机科学(EECS)的迅猛发展，数字电路系统的发展也十分迅速。电子器件在最近几十年经历了从小规模集成电路到中、大规模集成电路的发展历程。从简单的可编程器件到高密度可编程器件。设计方法也在从根本上转变。由原来的手工设计发展到现在的电子设计自动化EDA(Electronic Design Automation)技术。EDA技术就是依赖功能强大的计算机。在EDA工具软件平台上．以硬件描述语言VHDL(Very Hi