任务4认识时序逻辑电路资料.ppt

4.4 集成计数器的应用 4.训练内容 1)用74LS74构成一个3位二进制减法计数器，画出电路并连接测试。 2)按图连接训练电路，测试并比较，结果记入表4-12和表4-13，并分别说明是几进制计数器。 4.4 集成计数器的应用 4.训练内容 表 4-12 表 4-13 CP Q3 Q2 Q1 Q0 CO CP Q3 Q2 Q1 Q0 CO 图4-42所示是是用74LS192构成的一个特殊十二进制的计数器电路方案。在数字钟里，对时位的计数序列是1、2、…11、12、1、…是十二进制的，且无0数。图4-42中，当计数到13时，通过与非门产生一个复位信号，使74LS192（2）（时十位）直接置成0000，而74LS192（1）（时个位）个位直接置成0001，从而实现了1~12计数。连接训练电路并进行测试 4.4 集成计数器的应用 4.训练内容 4.4 数字钟计时电路的设计与制作 4.5.1数字钟计时电路的设计 数字钟的计时电路由时、分、秒计数器构成。要实现分、秒计数，各需设计一个六十进制秒计数器小时的计数采用二十四进制计数器。将标准秒脉冲信号送入秒计数器，每累计60秒发出一个进位脉冲信号，该信号作为分计数器的计数控制脉冲。 方案1 用74LS160实现 4.4 数字钟计时电路的设计与制作 4.5.1数字钟计时电路的设计 方案2 用74LS290实现 除了74LS160，其他十进制的计数器也都可以很方便地来实现时间计数单元的计数功能。为减少器件使用数量，可选74LS390，该器件为双二-五-十异步计数器，故3块计数器芯片即可实现数字钟的计时电路。 方案3用74LS390实现 4.4 数字钟计时电路的设计与制作 4.5.2数字钟计时电路的安装 4.4 数字钟计时电路的设计与制作 4.5.3数字钟计时电路的调试 1)将秒信号送入秒计数器，检查个位、十位是否按10秒、60秒进位。 2)将秒信号送入分计数器，检查个位、十位是否按10秒、60秒进位。 3)将秒信号送入时计数器，检查否按24秒进位。 4)若时、分、秒计数器都正常计数，可在秒计数器CP端加入一10Hz信号，观察时、分、秒计数器计数情况。为了便于观察，可将时、分、秒计数器计数的输出端接到任务3中完成的译码显示电路上进行调试。 (1)异步二进制加法计数器 3位二进制加法计数器也可采用上升沿D触发器来构成，如图4-18所示。图中各D触发器连成Tˊ型，需要注意的是：上升沿触发时高位触发器的时钟端接相邻低位触发器的 端。 4-18 由D触发器组成的异步3位二进制加法计数器 (1)异步二进制加法计数器 4-19 上升沿触发的异步3位二进制加法计数器时序图 (2)异步二进制减法计数器 图4-20 由JK触发器组成的异步3位二进制减法计数器 图4-21下降沿触发的异步3位二进制减法计数器时序图 (2)异步二进制减法计数器 表4-6 3位二进制减法计数器状态转换表 计数脉冲 CP序号 计数器状态 借位BO Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 4.3 计数器 4.3.1 异步计数器 2. 异步十进制计数器 异步十进制计数器通常是在二进制计数器基础上，通过脉冲反馈消除多余状态(无效状态)后实现的，且一旦电路误入无效状态后，它应具有自启动性能。 图4-22 8421BCD码异步十进制加法计数器 4.3 计数器 4.3.1 异步计数器 2. 异步十进制计数器 计数脉冲序号 现态 次态 输出 说明 Q3nQ2nQ1nQ0n Q3n+1Q2n+1Q1n+1Q0n+1 CO 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1