MOS C-V技术讲座演室骄稿.pptVIP

MOS C-V technology;内容提纲;一 理想MOS结构C-V特性;1、理想MOS结构和高频等效电路;理论表达式;图2、理论的C-V特性 ;理论高低频C-V曲线;理想 MOS C-V 特性;一 理想 MOS C-V 特性（续）;一 理想 MOS C-V 特性（续）;一 理想 MOS C-V 特性（续）;一 理想 MOS C-V 特性（续）;二 实际MOS电容的C-V曲线;1 由MOS电容的最大值确定介质膜厚度;2 由高频MOS电容的最小值确定硅衬底掺杂浓度 ;少子寿命对C-V特性的影响;3 金属半导体功函数差的影响 ;氧化层中电荷示意图;4 有效氧化物电荷Qox对C—V曲线的影响;4 有效氧化物电荷Qox对C—V曲线的影响;5 Si/SiO2界面陷阱对C—V特性的影响[2];图8 界面陷阱引起高低频C-V曲线畸变;1) 对高频C—V曲线的影响;按界面陷阱密度Dit定义，当表面势变化为dψs ，即能量变化为dE=qdψs时，dQit可以写成： dQit = q﹒Dit dψs 即 Dit=1/q﹒(dQit/ dψs)=1/q ﹒Cit （24） 将(23)代入（24）式得 Dit=1/q﹒[Cox﹒CL/（Cox－CL）－Csc] （25） 将（1）式即 1/C = 1/Cox＋1/Csc 代入上式得 Dit=1/q﹒[Cox﹒CL/（Cox－CL）－Cox﹒C/（Cox－C）]（25＇） 在耗尽区可以写成 Dit = 1/q﹒［ Cox﹒CL/(Cox-CL) –Cox﹒CH/(Cox-CH)］ (25＂) ?;3） 表面势与栅压的关系;求△ψs（V）和△的示意图 ;4） 界面陷阱在带隙中的能量分布;三 高温准静态测可动电荷;四 由脉冲高频C-V确定MOS衬底中的掺杂剖面N-W;四 由脉冲高频C-V确定MOS衬底中的掺杂剖面N-W（续）;五 脉冲高频C-t法;-d(1/C2)/dt;五 脉冲高频C-t法（续）;六 热电子发射;图15 自硅向SiO2的隧道注入（NFTEI）示意图;;七 C-V技术的应用;设备的组成 ;CSM系统的测试功能;二 监控测试 ;三 利用C-V技术分析电路参数。;四 测试曲线举例1;四 测试曲线举例2;四 测试曲线举例3;四 测试曲线举例4;四 测试曲线举例a;四 测试曲线举例b;四 测试曲线举例c;四 测试曲线举例d;四 测试曲线举例e;;四 测试曲线举例g;四 测试曲线举例h;四 测试曲线举例i;END