基于fpga的简易数字频率计的设计20150405(比赛).pptVIP

目录 上页 下页 目 录 实验目的 1 3 实验仪器及主要器件 4 实验设计方案 5 实验实施进程 6 7 实验考 核 2 实验设计指标 实验报告 实验目的 4 掌握系统设计中的算法研究与算法选择。 3 掌握可编程器件的使用方法。 2 掌握小系统数字电路的设计方法。 1 了解频率计的基本工作原理。 高精度频率计 数字示波器 直流稳压电源 数字万用表 可编程器件开发平台ISE12.4开发软件 实 验 仪 器 实验仪器及主要器件 FPGA芯片 XC3S50TQ144 12M晶振 译码驱动器 数码管 主 要 器 件 实验仪器及主要器件 实 验 设 计 指 标 简易数字频率计主要用于测量TTL逻辑电平的脉冲信号的频率值。 测量频率范围： 分三档：1Hz—999.9 Hz ； 0.01 k Hz– 9.999 kHz； 0.1kHz– 99.99 kHz。 测量结果：显示4 位有效数字。 测量精度：±5%。 可手动或自动切换量程档位。 基本指标 可以测量信号的周期和脉冲宽度，测量范围1ms--1s。 实 验 设 计 指 标 扩展指标 实 验 设 计 方 案 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。 实 验项目 设 计思想 计数法是直接计数单位时间内被测信号的脉冲数，然后以数字形式显示频率值。这种方法测量精确度高、快速，适合不同频率、不同精确度测频的需要。 实 验 设 计 方 案 算法研究 算法一： 直接测频法 在确定的闸门时间内，通过计数器记录待测信号周期次数，并根据频率的定义计算待测信号的频率。 实 验 设 计 方 案 算法研究 假设计数电路的计数值为N，则被测信号的频率为fx=N/Ts 。 算法一： 直接测频法 实 验 设 计 方 案 算法研究 在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为 Ts的闸门信号，控制闸门电路的导通与断开。在闸门开通的时间内，被测信号的脉冲被送至计数电路进行计算。 算法一： 直接测频法 实 验 设 计 方 案 算法研究 算法二：间接测周法 在被测信号一个周期内记录下时基信号脉冲的个数N，通过计算被测信号周期Tx=N*Ts ，得出信号频率 fx=1/Tx。 实 验 设 计 方 案 算法研究 算法二：间接测周法 将被测信号周期Tx作为闸门周期，周期为Ts的时基信号通过闸门送到计数器计数。 实 验 设 计 方 案 算法研究 直接测频法在被测信号周期大于闸门周期时会出现严重错误，设计时应根据档位考虑改变闸门周期。 间接测周法要增加周期转频率的电路，被测信号频率较高时要求时基信号的频率也相应提高，否则精度变差。 设计时也可以考虑结合两种方法，在不同的频段选择不同的方法测量。 实 验 设 计 方 案 总体设计方案 在设计精度要求不太高的情况下，可以采用直接测频法。实现框图如下图所示。 实 验 设 计 方 案 总体设计方案 实 验 设 计 方 案 单元电路设计方案 时基信号： 在直接测频法中，闸门时间 是由时基信号得到的。 时基信号频率的不稳定引起闸门时间的不稳定，造成误差。在实际应用中，要求时基信号的精度比测量要求的高1~2个数量级。 时基信号的设计可以采用晶体振荡器产生后分频得到。 实 验 设 计 方 案 单元电路设计方案 控制电路： 控制电路包含 1、测量档位的选择 2、清零、计数、锁存（显示）的节拍分配 实 验 设 计 方 案 单元电路设计方案 控制电路： 1、测量档位的选择 由于被测信号范围为1Hz～99.99kHz，如果只采用一种闸门脉冲信号，则只能是1S脉冲宽度的闸门信号。若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档： 10HZ以下档采用1S闸门脉宽； 10HZ ～1KHz采用0.1S闸门脉宽； 10KHZ 以上采用0.01S闸门脉宽。 设置了这三档后，可使后面的计数器位数适中，测量时间只是在K1时较长。 档位选择可以采用手动也可以采用自动。采用自动切换，在控制电路中需要增加比较电路。 实 验 设 计 方 案 单元电路设计方案 控制电路： 2、清零、计数、显示的节拍分配 频率计工作时是每隔一段时间测量一次，测量后将上一次显示的测量结果消除掉，更新显示新的测量结果，刷新时间与闸门脉冲宽度有关。控制电路决定清零、计数、显示的节拍。