模数混合设计：高速DAC设计注意事项二教材.docVIP

THS5661A 12bit 125MSPS DAC设计分析 一、SCH方面： 数据输入端口串联终端匹配33R【高速信号外接长线时，反射考虑】;然后加了缓冲门【LVT考虑驱动能力】，再加串联终端匹配33R【反射考虑】。 时钟从端口输入或SMA输入【并联端接匹配】，然后经过缓冲门【ALVC考虑速度兼顾驱动能力】,与数据线等延时考虑。 ――――――――――――――――――――――――――――――――――――――― 参考源, 采用LT1004-1.2V 微集成电压参考源，精度达到正负4mV,低噪声。 DAC模拟输出可选balun或者宽带差值运放转为单端输出；balun方式适合高频输出，其低频特性不好，宽带运放则DC到100MHz以下；如何选择请参考下文； 差值运放输出端加一个R，相位裕量考虑。 Balun前面加一个100欧姆，100//(49.9+49.9)=50 则balun输出阻抗为Z=n*n*50＝50欧姆，所以SMA口输出接50欧姆的测量设备，可以获得最佳效果。【匹配原理】 ――――――――――――――――――――――――――――――――――――――― 电源滤波处理。LC构成低通滤波器，主要滤除几百k低频纹波噪声；高频噪声由于电感的分布参数耦合到下一级，所以在后级加磁珠抑制高频噪声。 LC幅频特性分析： 模拟地和数字地多点相连。抑制数字地噪声耦合到模拟地中。 二、PCB方面：