网站大量收购独家精品文档,联系QQ:2885784924

高密度高速PCB高效设计策略.pdf

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
高密度高速PCB高效设计策略

高密度高速 PCB 高效设计策略 一、项目介绍 去年,接手了一项高密度高速 PCB 设计任务。当设计流程到达我这里的时候只有一个月 不到的时间了。但最后我和同事们还是按时完成了该项艰巨的任务。特此写下此文,记录下 自己在这段工作期间的设计策略、思路与感悟,算是对这一紧张阶段工作的总结, 这是一块 TD-CDMA 项目中的TBPA(Td-scdma nodeb Baseband Process board 基带处理板)单板, 主要实现 3 载波 8 天线业务数据处理。TBPA 高性能的 CPU 通过 LOCAL BUS 控制 12 片 DSP。 每片 DSP 通过高速的同步并行总线与 FPGA 相连。FPGA 要实现上行 IQ 数据的拆包,交叉, 下行 IQ 数据的分发等。对单板性能原理的理解能帮助工程师清楚任务的难点要求等基本情 况,从而找出最佳的解决方案。基带板的原理框图如图表 1 所示。 EPLD POWER DSP0 DSP 1 Des DSP2 sdram 0-5 DSP0 CODETEST DSP1 DSP2 DSP3 Hardware_ID B cp22 FLASH1 a cp22 c cp22 DSP0 FLASH0 B des6 DSP 1 DSP2 FPGA sdram BOOT a k cp22 des7 M O CODETEST c P DSP0 R DSP1 P

文档评论(0)

linsspace + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档