三数据选择器比较器全加器.pptVIP

电路图 8/1数据选择器 应用—并入串出 例：用数据选择器2片74LS153（4选1）、译码芯片74LS247（4-7段译码器）和数码器管，使电路在任意时刻现实“2”、“0”、“1”、“2”四个数字。 电路图 数值比较器—原理 1位数值比较器： 数值比较器—原理 2位数值比较器 多位2进制数进行比较时，如果高位已经比较出“〉” 或“〈”，则可直接比较出结果，否则则应进一步比较低位。 集成数字比较器—74LS85 4位数值比较器74LS85 集成数字比较器—74LS85 电路符号 4位二进制数比较时扩展输入如何处理 74LS85使用—扩展 例：用74LS85实现8位二进制数值比较 串联方式 74LS85使用—扩展 例：用74LS85实现20位二进制数值比较 并联方式 加法器—半加器 半加器（Half Adder）：指进行两个加数的加法运算，而不考虑低位进位。(Find error?) 加法器—全加器 全加器（Full Adder）：能进行加数、被加数以及低位的进位信号的加法运算。 1位全加器—74LS183 进位输入 进位输出 和输出 加法器—串行进位加法器 两个多位二进制数相加，必须利用全加器，1位二进制数相加用1个全加器，n 位二进制数相加用n个全加器。只要将低位的进位输出接到高位的进位输入。 加法器—串行进位加法器 例：4位串行进位加法器 加法器—串行进位加法器 例：试用74183实现2位串行进位的全加器 用74LS153(双4选1数据选择器)实现1位全加器 一位全加器 全加器表达式，列出真值表： 74LS153 1 “1” 【例3】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 最小项 m0 m1 m2 m3 m4 m5 m6 m7 D0 D1 D2 D3 A0 A1 Y B A Y “1” C 由8选1数据选择器74HC151实现 先将所给逻辑函数写成最小项之和形式，即 8选1数据选择器74HC151的输出端逻辑式为 比较上面两式，令: A2＝A，A1＝B，A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1 故其外部接线图如图所示 比较上面两式，令: A2＝A，A1＝B，A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1 Y A 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 S 74 HC 151 Y A B C 0 1 由8选一数据选择器实现所给逻辑函数的电路连线 Y’ 图中,A1,A0是地址输入端，它可以随输入地址A1A0的不同取值，将数据D分配到Y0~Y3 4个通道中的一个通道输出。 同样，MUX也相当于一个单刀多掷开关，但其逻辑功能正好与数据分配器相反。常用的MUX有2选1、4选1、8选1、16选1等。如对MUX的功能进行扩展，还可得到32选1、64选1等选择器。 ① 74LS153为双四选一数据选择器，需一片即可产生八路输入信号；② 需三位地址线控制八路输入端；③ 用最高位控制芯片的控制端；④ 两个输出端相或产生输出信号 组合逻辑电路功能之二 数据选择器 比较器 全加器 数据选择器与数据分配器 数据分配器(Demultiplexer) 将一路数据分配到多路单元中去的逻辑电路称为“数据分配器”，或称“多路解调器”、“多路器”。数据分配器相当于一个单刀多掷开关。 4路数据分配器的功能图 数据选择器 数据选择器(Multiplexer) 从多路数据中选择某一路数据输出的逻辑电路称为“数据选择器”，简称MUX，或称“多路调制器”、“多路开关”。MUX有2选1、4选1、8选1、16选1等。进行扩展可得到32选1、64选1等选择器。 数据选择器 A0 A1 D3 D2 D1 D0 W 地址信号 输入信号 输出信号 数据选择器类似一个多掷开关。选择哪一路信号由相应的一组地址信号控制。 4 选1数据选择器的功能图 数据选择器 选择端(地址信号) 输入数据 输出数据 使能端 逻辑 关系 输入 控制端 输入数据：D1 D0 ; D3 D2 D1 D0 ;