计算机组成_第2章_02.ppt

?????????????????????????????????????????????????????????? 图2.20 80387浮点计算器逻辑框图 数据的表示和运算 数据在计算机中如何表示 运算方法和硬件实现 定点运算 浮点运算 浮点加减法 浮点乘除法 浮点运算器 乘法 除法 加/减 定点运算器 逻辑运算 机器码 校验码 定点数 浮点数 本章小结 课堂测试 1、假设4个整数用8位补码表示，r1=FEH,r2=F2H, r3=90H,r4=F8H,若将运算结果存在8位寄存器中，下列运算会发生溢出（A） r1*r2 （B） r2*r3（C） r1*r4（D） r2*r4 2 一个 c语言程序在32位计算机上运行。程序中定义了3个变量，其中x,z为int型，y为short型，x=127,y=-9执行z=x+y后，x,y,z的分别 (A)x=0000007FH，y=FFF9H,z (B) x=0000007FH，y=FFF9H,z=FFFF0076H (C)x=0000007FH，y=FFF7H,z=FFFF0076H (D) x=0000007FH，y=FFF7H,z 3 已知两个数x=-68,y=-8.25,在C语言中定义为float型。将分别存在寄存器A,B中；另外还要使用一个C寄存器。A B C均为32位寄存器，请回答以下问题 （1）A和B分别存放的数据格式？ （2）z为float变量，执行z=x+y， z放在C中，C的内容？ 4、float类型(即IEEE754单精度浮点格式)能表示的最大正数是 A 2126-2103 B 2127-2104 C 2127-2103 D 2128-2104 5 学习本章后，你在哪一节感到困难，不要泛泛而谈。 * 原码加减法： 加法规则： 先判符号位，若相同，绝对值相加，结果符号不变; 若不同，则作减法， |大| - |小|，结果符号与|大|相同。 减法规则： 两个原码表示的数相减，首先将减数符号取反，然后将被减数与符号取反后的减数按原码加法进行运算。 * * 运算器包括ALU、乘除阵列、寄存器、多路开关、三态缓冲器、数据总线等部件。 * 本题目已经从第5版删除！仅供参考 * 由1位符号、15位指数、64位有效数组成。很多计算机中并没有80位扩展精度这种数据类型，80x87 FPU主要在内部使用它存贮中间结果，以保证最终数值的精度。 /viewNews.php?type=newsid=2987number=7476463019 * 奔腾CPU将浮点运算器包含在芯片内。浮点运算部件采用流水线设计 。指令执行过程分为8段流水线。前4 段为指令预取(DF)、指令译码(D1)、地址生成(D2)、取操作数(EX)，在U、V流水线中完成；后4段为执行1(X1)、执行2(X2)、结果写回寄存器堆(WF)、错误报告(ER)，在浮点运算器中完成。一般情况下，由U流水线完成一条浮点数操作指令。 ALU 与寄存器之间、寄存器与寄存器之间数据传送的通路加以归并,组成总线结构,(使不同来源的信息在此传输线上分时传送) 　总线分为内部总线和外部总线 内部总线是指CPU内各部件的连线 外部总线是指系统总线,即CPU与存储器、I/O系统之间的连线。 　按总线的逻辑结构来说,总线可分为单向传送总线和双向传送总线。 1、数据通路(datapath) 内部总线 图(b)E=1,三态门被禁止；E=0,三态门被允许 0 0 1 1 2、定点运算器的基本结构 　　　 PC IM 指 令 存储器 寄 存 器 堆 数 据 存 储器 ALU A B 控制器 运算器 .单总线结构的运算器 所有部件都接到同一总线上,在同一时间内,只能有一个操作数放在单总线上。 双总线结构的运算器 三总线结构的运算器 定点运算器的计算机辅助教学演示-北邮CAI 第6节浮点运算方法和浮点运算器 一、浮点加减法 二、浮点乘除法运算 三、浮点运算器 一、浮点加减法 设有两个浮点数ｘ和ｙ,它们分别为 ｘ＝2Eｘ·Mｘ ｙ＝2Eｙ·Mｙ Eｘ和Eｙ分别为数ｘ和ｙ的阶码,Mｘ和Mｙ为数ｘ和ｙ的尾数 两浮点数进行加法和减法的运算规则是 ｘ±ｙ＝(Mｘ2Eｘ－Eｙ±Mｙ)2Eｙ， 　　Eｘ＝Eｙ 浮点加、减法 （1）0操作数检查 （2）比较阶码大小并对阶(小阶向大阶看齐) （3）尾数求和(减)运算 （4）结果规格化：左规、右规 （5）舍入处理：“0舍1入”、 “IEEE754标准” （6）溢出处理 (p55,第4版) (P60第3版)