基于Matlab和FPGA的FIR数字滤波器设计及实现摘要.PDFVIP

下载本文档

3
0
约 4页
2017-06-19 发布于湖北
举报
版权申诉

基于Matlab和FPGA的FIR数字滤波器设计及实现摘要.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

孙耀奇，高火涛，熊超，饶坤 (武汉大学电子信息学院湖北武汉430079) 摘要：基于FIR数字滤波器的原理和层次化、模块化设计思想，结合Ahera公司的CycloneII系列FPGA芯片，提出了 FIR数字滤波器的实现硬件方案，给出了采用Matlab、QuartusIf设计及实现32阶低通FIR滤波器的方法步骤。仿真及实际测试结果验证了设计方案的正确性，与传统的数字滤波器相比，本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。 HDL；Matlab 关键词：FIR数字滤波器IFPGA；Verilog 中图分类号：TN713 文献标识码：B 文章编号：1004—373X(2008)11—089—04 and ofFIR FilterBasedonMatlabandFPGA DesignImplementationDigital SUN Huotao，X10NGChao，RAOKun Yaoqi，GAO (SchoolofElectfonicInformation，Wuhan University,Wuhan。，430079，China) introduces andstratified，modularideaofFIR filter．Ahardware Abstract：Thepaper principle design digital design schedulewhichis Ahera FPGAtorealizeFIRfilteris methodand of a using CycloneIIfamily proposed，the processdesigning the 32orderslow FIRfilter Matlahand out．Thesimulationand testdemonstrate pass using QuartusⅡarepointed practice correctnessofthe withtraditionalfilter。ithasmore and characteris— design．Comparing digital real—time，flexibilitypracitce tics． HDL；Matlab Keywords．FIRdigitalfilter；FPGA；Verilog 响应： 1引言 H(ei”)=士lH(d”)l∥神 (1) FIR数字滤波器以其良好的线性特性被广泛应用于若要求线性相位，则需：现代电子通信系统中，是数字信号处理的重要内容之一。口(∞)一一彻或8(伽)一J9一彻 (2) 在实际信号处理中，往往要求系统兼具实时性和灵活性，因而^(报)如果满足对称或反对称的条件，就具有线而已有的一些软件或硬件实现方案(如DSP)则难以同时性相位特性，即：达到这两方面的要求。使用具有并行处理特性的FPGA矗(刀)一^(L—l一以)或 ^(，2)…h(L1一竹)(3) 来实现FIR滤波器，既有很强的实时性，又兼顾了灵活性，数字滤波器结构有很多