小规模集成电路异步十一进制加法计数器设计分析.pdfVIP

第34卷 第2期 黔 南 民 族 师 范 学 院 学 报 Vo1．34 No．2 2014年 4月 QIANNANMINZUSHIFANXUEYUANXUEBAO Apr．2014 小规模集成电路异步十一进$~Jjn法计数器设计分析 刘树平，吴勇灵，钱 莉 (黔南民族师范学院 物理与电子科学系，贵州 都匀 558000) 摘 要：采用小规模集成电路作为电路单元进行异步时序电路设计时，除了需要完成设计同步时序电路所 做的各项工作之外 ，还要遵循挑选时钟信号的原则、求解状态方程的原则。本文通过一个设计实例，讨论、分析 了异步时序电路设计的一般规律及其特殊的特点。 关键词：异步时序电路；触发器；卡若图；状态转换表；白启动 [中图分类号]TN4 [文献标识码]A [文章编号]文章编号 ：1674—2389(2014)02—0101—04 AnalysisofSmallScaleIntegratedCircuitofAsynchronous ElevenDecimalAdditionCounterDesign LiuShu—ping，wuYong—ling，QIANLi (Dep．ofPhysicsandElectronicScience，QiannanNormalCollegeforNationalities，Duyun，558000，Guizhou，China) Abstract：Usingsmallscaleintegratedcircuitasthecircuitunitforasynchronoussequentialcircuitde- sign，inadditiontothecompletionofthedesignofsynchronoussequentialcircuits，italsoneedstofol- low theprincipleofselectingtheclocksignal，andtheprincipleofsimplifyingequationofstate．This paper，through adesignexample，discussesandanalyzesthegeneralrulesofasynchronoussequential circuitdesignanditsspecialfeatures． Keywords：asynchronoussequentialcircuit；trigger；Karnaughdiagram；statetable；selfstarting 对于一个时序逻辑问题 ，若能用一组状态方 计实例，来分析、讨论异步时序逻辑 电路的设计方 程 、驱动方程和输出方程完全描述其逻辑功能，则 法。对于采用小规模集成电路所做的设计 ，一般按 可用选用小规模集成的触发器和门电路设计 出实 如下步骤进行 ： 现这一逻辑功能的时序逻辑电路。 如果实现逻辑功能的时序 电路要求的时钟信 1 逻辑抽象 号不止一个 ，这样就必须采用异步时序电路的设计 给定的时序逻辑 问题是设计异步十一进制加 方法 。 法计数器，由于计数器的工作特点是在时钟信号操 对于异步时序逻辑电路，由于电路中的触发器 作下 自动地依次从一个状态转为下一个状态，因此 不是同时动作的，因而在设计时除了需要完成设计 无需输入变量，令进位信号为输出变量 C，定义C 同步时序电路所应做的各项工作之外，还应遵循两 =1时，有进位输出、C=0时，无进位输出。十一 个原则：一是为每个触发器选择合适的时钟信号；