2013-2014-1数字系统设计实验指导书(临时版).doc

数字系统设计实验指导书 课程名称：数字系统设计 实验性质：设计性、验证性 指导教师：李明 面向对象：2011级电子信息工程所有学生 机电学院教学实验中心 电子信息综合实验室 实验一 bcd2seg译码器设计 【实验目的】 掌握CPLD/FPGA的开发软件Quartus II的使用流程； 熟悉DE2-115开发板的结构，并会使用板上的拨码开关和七段数码管。 【实验仪器】 PC机 1台 Quartus-II 软件 1套 DE2-115开发板 1套，板载usb-blaster下载线。 【实验原理】 使用altera公司的Quartus II软件可以在其公司的FPGA上实现各种任意数字逻辑的设计。ALTERA公司的QuartusII是Altera公司的第四代EDA集成开发环境，它操作方便、功能强大，提供了原理图输入和HDL语言输入功能，在环境中可以完成编译、查错、设计驱动信号、逻辑功能模拟、时序功能模拟、对FPGA／CPLD芯片编程以及SOPC的设计开发等功能。 【实验内容】 在DE2开发板上实现4位的二进制输入七段数码管显示的译码功能模块。 【实验步骤】 本实验中利用VerilogHDL在FPGA里面设计一个与门，请同学们按照以下步骤操作： 在e盘新建一个目录e:\fpga\experiment1,（如果此目录已经存在，则删除experiment1目录）用于存放本次实验中的设计文件。 按下图操作打开QuartusII 10.0软件 弹出界面如下图所示，按下图选择选项，点击OK，如果没有弹出下面界面，跳至步骤5. 弹出窗口如下图，点击OK 弹出界面如下图，点击欢迎界面左上角的X关闭欢迎界面 点击菜单File–〉New出现如下图， 选择Verilog HDL File，然后点击OK按钮 在空白处敲入代码，如下图所示。 点击save按钮，将此文件保存到e:\fpga\experiment1\目录下，并且命名为bcd2seg.v（注意：这里的文件名必须和module的模块名一致，不包括扩展名!） 图1-3 在出现的对话框中按下图设置：点击Yes 出现创建项目向导，见下图，点击next 出现下面窗口，阅读一下说明，了解其含义，不要修改内容，点击next 添加文件窗口，系统默认把刚才创建的文件加入到项目中了。 选择器件窗口，Family选择 Cyclone IV，器件选择EP4CE115F29C7，和DE2-115开发板上的FPGA型号必须一致。见下图，然后点击Next EDA工具选择界面，默认都选择None 创建项目的最后页面，没有需要填写的内容，点击Finish即可。 在quartus-ii中，执行菜单Processing-Start Compilation进行代码编译（快捷键Ctrl+L），如下图 若没有语法错误，会弹出Full Compilation was successful，如下图，若有错误，会在quartus的下面的message栏中给出错误的信息，请根据提示，修改代码至正确为止。 编译正确后，需要对芯片进行引脚锁定。操作方式见下图： 在此窗口中给出了设计中的端口，见下图 要想验证本设计是否正确，就需要在本设计的四个输入端口D3，D2，D1和D0输入高低电平的逻辑，而开发板上，可以提供高低电平输入的外设有switch。DE2-115上提供了18个switch，可以任意使用其中的4个，这里使用sw0~sw3，根据DE2-115的用户手册得知，这4个switch分别连接到了FPGA的4个特定的引脚上，因此，将本设计的4个输入锁定到这4个特定的引脚，就可以使用这4个引脚上的switch了。这四个引脚分别是（见图），其余的switch所连接的引脚参见DE2-115_User_manual 的Page36表4-1。 在Location中对应的位置三击，找到这些引脚并输入，见下图。同理设定7段数码管的所连接的引脚。参照DE2-115_User_manual 的Page37表4-4，这里使用Hex0的连接的引脚， 关闭引脚锁定界面，在Quartus-II中，执行Processing-Start Compilation进行代码编译（快捷键Ctrl+L），在这次编译中，会把引脚锁定的信息编译到生成的下载文件中。见下图 编译结束后，会弹出对话框，点击OK。接下来进行程序下载操作。将开发板供电，然后将usb下载线D型头插入板子左上角的blaster插座中，另一端插入电脑任意一个usb口上。按下开发板红色按钮，给开发板供电。打开Quartus-II的下载界面，命令见下图： 弹出如下窗口， 若在此窗口的左上角显示 No Hardware，则按下图操作，确保开发板已经供电并且下载线已经正确连接至电脑，点击Hardware Setup按