2逻辑代数与其应用2.pptVIP

逻辑函数 若以逻辑变量为输入，运算结果为输出，则输入变量值确定以后，输出的取值也随之而定。输入/输出之间是一种函数关系。记为：Y=F(A,B,C,…) 　　注：在二值逻辑中，输入/输出都只有两种取值0、1。 逻辑函数的表示方法 真值表 逻辑式 逻辑图 波形图 卡诺图 计算机软件中的描述方式 各种表示方法之间可以相互转换 1、真值表 1）最小项　　在 n 个变量的逻辑函数中，若 m 是包含 n 个因子的乘项积，而且这n个变量均以原变量或反变量的形式在 m 中出现且仅出现一次，则称m 为该组变量的最小项。　　对于n变量函数，有2n个最小项 最小项举例： 两变量A, B的最小项 三变量A,B,C的最小项 最小项的编号： 最小项的性质 在输入变量任一取值下，有且仅有一个最小项的值为1 全体最小项之和为1 任何两个最小项之积为0 两个相邻的最小项之和可以合并，消去一对因子，只留下公共因子。 ------相邻：仅一个变量不同的最小项 如 2）逻辑函数最小项之和的形式： 例： 3、逻辑图 　　用逻辑图形符号表示逻辑运算关系，与逻辑电路的实现相对应。如异或 　　　　　Y＝AB ＋A B 4、波形图 将输入变量所有取值可能与对应输出按时间顺序排列起来画成时间波形。 表示最小项的卡诺图 2变量卡诺图 　 3变量的卡诺图 4变量的卡诺图 5变量的卡诺图 2）用卡诺图表示逻辑函数 1.将函数表示为最小项之和的形式 2.将函数式中包含的最小项在卡诺图对应的方格中填 1，其余方格中填 0。 用卡诺图表示逻辑函数 6、EDA中的描述方式 HDL (Hardware Description Language) VHDL 　　　 Verilog HDL 7、各种表现形式的相互转换： 1）真值表 逻辑式 例：奇偶判别函数的真值表 A=0,B=1,C=1使 ABC=1 A=1,B=0,C=1使 ABC=1 A=1,B=1,C=0使 ABC=1 这三种取值的任何一种都使Y=1, 所以 Y= ? 　真值表 逻辑式： 找出真值表中使 Y=1 的输入变量取值组合 每组输入变量取值对应一个乘积项，其中取值为1的写原变量，取值为0的写反变量 将这些变量相加即得 Y 真值表 逻辑式 　把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表 2）逻辑式 逻辑图 　　逻辑式 逻辑图 　逻辑式 逻辑图 从输入到输出逐级写出每个图形符号对应的逻辑运算式。 举例：举重裁判电路 2.3 逻辑函数及其表示方法 输出对应的取值 　所有可能的输入变量的取值组合 输出 Y1 Y2 …. 输入变量 A B C…. A B Y 0 0 0 1 1 0 1 1 0 1 1 0 输 入 输出 如异或逻辑真值表 2、逻辑式 将输入/输出之间的逻辑关系用与/或/非的运算式表示就得到逻辑式。如：　 　　在逻辑式中，等式右边的字母A、B、C等称为输入逻辑变量，等式左边的字母F称为输出逻辑变量，字母上面没有非运算符的叫做原变量，有非运算符的叫做反变量。 m7 7 1 1 1 m6 6 1 1 0 m5 5 1 0 1 m4 4 1 0 0 m3 3 0 1 1 m2 2 0 1 0 m1 1 0 0 1 m0 0 0 0 0 10进制数 ABC 编号 对应 取值 最小项 利用公式 可将任何一个函数化为 1 1 ≥1 A B Y AB AB A B Y 5、卡诺图 　1）最小项的卡诺图表示法 实质：将逻辑函数的最小项之和的以图形的方式表示出来 　　以2n个小方块分别代表 n 变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的（只有一个变量不同），就得到表示n变量全部最小项的卡诺图。 注意： 左右、上下； 在卡诺图中， 每一行的首尾； 每一列的首尾； 的最小项都是逻辑相邻的。 例： Y = AC + AC + BC + BC 卡诺图： Y A BC 0 1 00 01 11 10 1 1 1 1 1 1 0 0 A(B+B)C + (A+A)BC Y=A(B+B)C + (A+A)BC + =∑(m1 , m2 , m3 , m4 , m5 , m6 ) 0 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 Y