EDA技术和应用课件-3-modelsim使用.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术与应用 前堂回顾 • CMOS逻辑 • HDL简介 • 基于HDL的现代数字系统开发流程简介 • HDL基本语法、数据类型、primitives • HDL简单实例 • 简单使用Modelsim仿真 //先演示了一个仿真流程 第2章modelsim使用 • Modelsim简介,使用 • 继续介绍Verilog语法,配合modelsim仿 真 //穿插进行,下堂课实验课 // 内容零碎,希望课下能先预习,课堂举例时 涉及的语法可能不会都介绍到 Modelsim介绍 • Mentor Graphics 产品 • 数字仿真器 • 特性: 1. 高性能 2. 高容量 3. single kernel simulator (SKS) technology (支 持多种语言、多个标准混合设计, Verilog/VHDL/SystemC/SystemVerilog ) 4. 集成Code Coverage工具 5. 良好的GUI、cmd、TCL支持 6. 多平台(Unix,Linux,Win等) 7. …… Modelsim版本问题 1. SE/PE/LE/Designer (non-OEM)版,分别包含 不同的feature // 目前Mentor维护:QuestaSim,ModelsimSE, Modelsim HDL Designer 2. OEM版: Original Equipment Manufacturer、贴牌生产 Modelsim-ae (Altera Edition )(课程采用) Modelsim-xe (Xilinx Edition ) OEM版在原版基础上预编译并设置了OEM厂商 器件库,modelsim.ini中可看到映射库;功能上 并没有限制 Modelsim-ae版modelsim.ini中库映射片段: apex20k = $MODEL_TECH/../altera/vhdl/apex20k apex20ke = $MODEL_TECH/../altera/vhdl/apex20ke apexii = $MODEL_TECH/../altera/vhdl/apexii altera_mf = $MODEL_TECH/../altera/vhdl/altera_mf altera = $MODEL_TECH/../altera/vhdl/altera lpm = $MODEL_TECH/../altera/vhdl/220model • SE版基础上手动编译厂商库后,与OEM同 样使用 • 手动编译库方法参见相应资料 • SE vs OEM 俊龙的说法:modelsim-ae不支持 waveform compare ,速度较SE慢10倍以 上,特别是大设计,速度差别相当明显 • Modelsim Designer在自己的环境中集成 Quartus的综合、PR工具,可后仿真等, 工具互相调用、互相集成 Modelsim学习 • 课程采用modelsim-ae版本 • 最直接、最有效的学习方式: 阅读modelsim 自带的用户手册、教程 • 软件自带帮助很完备,甚至不必去网上查 找教程! • 以“库”(lib)为中心,Modelsim工作流 程图: lib概念? • 仿真用数据全部存储在库中 • 设计文件可以预编译为二进制文件保存到 库中,减少每次从ASCII源文件编译时间 • 工具程序均以库为中心交换数据 • modelsim.ini中有预定义的库映射关系,如: ieee = $MODEL_TECH/../ieee verilog = $MODEL_TECH/../verilog work = work vsim使用逻辑库名访问库(=左边的库名 称),不指定库名时,缺省为work库 Model

文档评论(0)

kehan123 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档