第八章可编程逻辑电路.pptx

1 第八章 可编程逻辑电路 2 8.1 概述 高密度可编程逻辑器件HDPLD有：CPLD、FPGA。 低密度可编程逻辑器件LDPLD有：PROM、PLA、PAL和GAL。 常见的PLD器件有：PROM、PLA、PAL、GAL、CPLD和FPGA等。 PLD(Programmable Logic Devices)是一种“与-或”两级结构的逻辑器件。 一、PLD器件概念及分类 3 二、PLD的基本结构 4 三、PLD电路的表示方法及有关符号 (2)PLD与门表示法 (1)PLD缓冲表示法 5 (4)PLD连接的表示法 (3)PLD或门表示法 6 与或阵列是PLD器件中最基本的结构，通过改变“与阵列”和“或阵列”的内部连接就可实现不同的逻辑功能。 四、与或阵列 7 五、宏单元 与或阵列在PLD器件中只能实现组合逻辑电路的功能，PLD器件的时序电路功能则由包含触发器或寄存器的逻辑宏单元实现。 逻辑宏单元(Output Logic Micro Cell)的作用为： (1)提供时序电路需要的寄存器或触发器； (2)提供多种形式的输入/输出方式； (3)提供内部信号反馈,控制输出逻辑极性； (4)分配控制信号，如寄存器的时钟和复位信号，三态门的输出使能信号。 8 电路行为的先后顺序通过时钟节拍顺序来体现。 8.1 用Verilog HDL设计逻辑电路 Verilog HDL是一种硬件语言，最终是