微机原理与接口技术_第七章.pptVIP

微机原理与接口技术 黄景涛 Tel：Email: hjt.haust@ Lab: 10-825 本章要点 中断控制器8259A 8086/8088 CPU的中断系统 8259A的工作过程和工作方式 中断服务程序的编写 中断的基本概念 什么是中断？ 在CPU执行程序的过程中，由于某种突发事件的发生，强迫CPU暂时停止正在执行的程序，转向对该突发事件进行处理，对这个事件处理结束后又能回到原中止的程序,接着中止前的状态继续执行原来的程序，这一个过程就称为中断。 把引起中断的原因或触发中断请求的来源称为中断源。 中断请求信号的产生 中断方式提高了CPU的工作效率，同时也提高了系统的硬件开销。因为系统需增加含有中断功能接口电路，用来产生中断请求信号。以输入方式为例，接口电路如图所示。 8086/8088的中断系统 中断需要解决的问题 中断源的识别 系统有多个中断请求，CPU如何识别哪个中断源发出的请求？ 办法1：向量中断（硬件） 办法2：中断查询（软/硬件结合） 中断优先级 有多个中断同时请求，CPU如何应对？ 办法1：软件查询方式 办法2：简单硬件方式——菊花链法 办法3：专用硬件方式 中断嵌套 中断处理过程中，又有中断提出请求，怎么办？ 办法1：链式优先权排队电路 办法2：优先权编码电路 7.1 中断控制8259A 8259A的工作特点 具有8级中断优先控制，通过级连可以扩展至64级优先权控制 每一级中断都可以通过初始化设置为允许或屏蔽状态 8259A的工作方式可以通过编程设置，使用灵活 8259A采用NMOS制造工艺，只需单一的+5V电源 8259A的外部引脚信号 8259A的外部引脚信号 D7-D0： 双向数据输入/输出引脚 用以与CPU进行信息交换 IR7-IR0： 8级中断请求信号输入引脚 规定的优先级为IR0＞IR1＞…＞IR7 当有多片8259A形成级连时，从片的INT与主片的IRi相连。 INT： 中断请求信号输出引脚，高电平有效 用以向CPU发中断请求，应接在CPU的INTR输入端。 8259A的外部引脚信号 INTA： 中断响应应答信号输入引脚，低电平有效 在CPU发出第二个时，8259A将其中最高级别的中断请求的中断类型码送出； 接CPU的中断应答信号输出端。 RD： 读控制信号输入引脚，低电平有效 实现对8259A内部有关寄存器内容的读操作。 8259A的外部引脚信号 WR 写控制信号输入引脚，低电平有效 实现对8259A内部有关寄存器的写操作。 CS： 片选信号输入引脚，低电平有效 一般由系统地址总线的高位，经译码后形成 决定了8259A的端口地址范围。 8259A的外部引脚信号 A0： 8259A两组内部寄存器的选择信号输入引脚 决定8259A的端口地址。 A0＝0 ICW1、OCW2、OCW3； A0＝1 ICW2～ICW4、OCW1 8259A的外部引脚信号 CAS2~CAS0： 级连信号引脚 当8259A为主片时，为输出；否则为输入 与-SP/-EN信号配合，实现芯片的级连 这三个引脚信号的不同组合000～111，刚好对应于8个从片。 SP/EN： -SP为级连管理信号输入引脚 在非缓冲方式下，若8259A在系统中作从片使用，则-SP=1；否则-SP=0； 在缓冲方式下，用作8259A外部数据总线缓冲器的启动信号。 +5V、GND： 电源和接地引脚 8259A的编程结构和工作原理 8259A的编程结构和工作原理 下半部有7个8位可编程寄存器分为两组： 第一组4个：初始化命令字ICW1-ICW4 第二组3个：操作命令字OCW1-OCW3 上半部为处理部件 中断请求寄存器IRR 中断服务寄存器ISR 中断屏蔽寄存器IMR 优先权分析器PR 中断控制 中断请求寄存器IRR 保存8条外界中断请求信号IR0～IR7的请求状态 Di位为1表示IRi引脚有中断请求；为0表示无请求 中断服务寄存器ISR 保存正在被8259A服务着的中断状态 Di位为1表示IRi中断正在服务中；为0表示没有被服务 中断屏蔽寄存器IMR 保存对中断请求信号IR的屏蔽状态 Di位为1表示IRi中断被屏蔽（禁止）；为0表示允许 读写控制逻辑 8259A的工作过程 当有一条或若干条中断请求输入（IR7-IR0）有效时，则使中断请求寄存器的IRR的相应位置位； 若CPU处于开中断状态，则在当前指令执行完之后，响应中断，并且从INTA发应答信号（两个连续的负脉冲）； 第一个负脉冲到达时，IRR的锁存功能失效，对于IR7-IR0上发来的中断请求信号不予理睬。 使正服务寄存器ISR的相应位置1，以便为中断优先级比较器的工作做好准备； 使IRR寄存器的相应位复位(清零)，即清除中断请求； 第二个负脉冲到达时，将