2.2-32位微处理器内部结构.pptVIP

第二章 80x86微处理器 32位机为了支持多任务操作及提高处理速度，普遍采用了一些现代先进计算机硬、软件技术，如流水线技术、虚拟存储器技术、高速缓冲存储器技术、内存管理技术及分支预测技术等。 1. 有关技术名词简介 CISC和RISC CISC是复杂指令集计算机（Complex Instruction Set Computer）的英文缩略语。计算机结构一直是朝着逐渐复杂的方向发展、如更大的指令集、更多的寻址方式、更多的专用寄存器和更强大的指令计算功能，等等。后来，将具备这种趋势的机器称为复杂指令集计算机CISC。 ⑥ 指令译码器 指令译码器的基本功能是将预取来的指令进行译码，以确定该指令的操作。 Pentium处理器中，指令译码器的工作过程可分为两个阶段： 在第一个阶段，对指令的操作码进行译码，并检查是否为转移指令。若是转移指令，则将此指令的地址送往BTB。再进一步检查BTB中该指令的历史记录，并决定是否实施相应的转移预测操作。 在第二个阶段，指令译码器需生成存储器操作数的地址。 在保护方式下，还需按保护模式的规定检查是否有违约地址，若有，则产生“异常”(exception)，并进行相应的处理。 ⑦ 执行单元EU 指令的执行以两个ALU为中心，完成U、V流水线中两条指令的算术及逻辑运算。 执行单元的主要功能有： (1) 按地址生成阶段(即指令译码的第二阶段)提供的存储器操作数地址，首先在1级数据Cache中获取操作数; 若1级数据Cache“未命中”(操作数未在Cache中)，则在2级Cache(片外Cache)或主存中查找。 (2) 确认在指令译码阶段对转移指令的转移预测是否与实际情况相符，即确认预测是否正确。 若预测正确，则除了适当修改BTB中的“历史位”外，其他什么事情也不发生； 若预测错误，则除了修改“历史位”外，还要清除该指令之后已在U、V流水线中的全部指令(“排空”流水线)，并指挥“指令预取器”重新取指令装入流水线。 ⑧ 浮点处理单元FPU 浮点处理单元FPU(Floating Point Unit)专门用来处理浮点数或进行浮点运算，因此也称浮点运算器。 在8086、80286及80386年代，曾设置单独的FPU芯片(8087、80287和80387)，并称为算术协处理器(Mathematical CO-processor)，简称协处理器。那时的主板上配有专门的协处理器插座。 自从80486 DX开始，则将FPU移至微处理器内部，成为微处理器芯片的一个重要组成部分。 Pentium处理器的FPU性能已做了很大改进。FPU内有8个80位的浮点寄存器FR0～FR7，内部数据总线宽度为80位，并有分立的浮点加法器、浮点乘法器和浮点除法器，可同时进行三种不同的运算。 FPU的浮点指令流水线也是双流水线结构。每条流水线分为8个流水级： 预取指令、指令译码、地址生成、取操作数、执行1、执行2、写回结果和错误报告。 一般情况下，只能由U流水线完成一条浮点操作指令；少数情况下，V流水线也能同时完成一条如浮点数交换这样的指令。 ⑨ 控制单元CU 控制单元CU(Control Unit)的基本功能是控制整个微处理器按照一定的时序过程一步一步地完成指令的操作。 Pentium 的大多数简单指令都是以所谓“硬连线”(hard wired)逻辑来实现的，即指令通过“指令译码器”译码后直接产生相应的控制信号来控制指令的执行，从而获得较快的指令执行速度； 对于那些复杂指令的执行则是以“微程序” 方式实现的。 按照微程序实现方式，是将指令的操作变成相应的一组微指令序列(即微程序)并预先存放在一个只读存储器中（控制ROM）。当指令执行时，按安排好的顺序从只读存储器中一条一条读出这些微指令，从而产生相应的操作控制信号去控制指令的执行。 “微程序”方式与“硬连线”方式是CPU控制指令执行的两种不同的实现方式。 “微程序”方式较方便灵活，但指令执行速度较慢，在传统的微处理器设计如CISC结构中常被采用； “硬连线”方式灵活性较差，但它的突出优点是指令执行速度很快，常用于RISC结构的机器中。 控制单元还负责流水线的时序控制，以及处理与“异常”和“中断”有关的操作和控制。 3. Pentium微处理器结构特点 ① 采用超标量双流水线结构超标量流水线设计是Pentium微处理器技术的核心。超标量就是处理器内部含有多个执行单元来完成多条指令的同时执行。Pentium有U和V的指令流水线，各自有独立的算术逻辑单元ALU及高速缓存结构。双流水线并行作业的方式，使得Pentium在每个时钟周期内可同时执