第8章 组合逻辑电路_图文.ppt

由功能表可得L1～L4的表达式为： 由表达式画出逻辑图如图8-16所示。 8.2.2 译码器 1. 什么是译码 译码是指将输入的二进制代码译成对应的输出高、低电平信号或另外一个代码的过程。能够实现译码功能的电路叫作译码器。译码是编码的逆过程。 编码器是将N个输入信号用n变量的不同二进制组合表示出来，而译码器则是将n变量的不同二进制组合所表示的状态一一反映出来。若译码器有n个输入信号，N个输出信号，则应有N≤2n。当N = 2n时，称为全译码器，也叫二进制译码器；当N＜2n时，称为部分译码器。 常用的译码器有二进制译码器、十进制译码器和显示译码器。 2. 二进制译码器 图8-17是二进制译码器的框图。图中A1～An是n个输入信号，组成n位二进制代码，An是代码的最高位，A1是代码的最低位，代码可能是原码，也可能是反码，若为反码，则“A”字母上面要带反号；Y1～Y2n是输出信号，可能是高电平有效，也可能是低电平有效，若为低电平有效，则“Y ”字母上要带反号。 图8-17 图8-18是集成3/8线译码器74LS138的逻辑图和引脚排列图，其中S1、 、 是使能端，只有当S1= 1且 = = 0时，译码器才工作，否则，译码器处于非 工作状态。 、 图8-18 表8-11示出了74LS138的真值表。真值表能够全面清楚地反映电路的工作原 理。由74LS138的真值表可以看出，其输入信号为原码，A2是最高位；输出为 低电平有效，译码过程中，根据A2A1A0的取值组合， 中的某一个输出为 低电平，且 （i =0，1，2，…7），mi为最小项。这一特点是全译码器所 共有的。据此，我们可以用集成译码器实现组合逻辑函数。 例8-9 用集成译码器并辅以适当门电路实现下列组合逻辑函数 解 要实现的是一个3变量的逻辑函数，因此应选用3/8线译码器，用74LS138。 （1）将所给表达式化成最小项之和形式。 （2）确定译码器输入逻辑变量。 令 A2A1A0 = ABC （3）写出译码器输出逻辑表达式。 （4）把逻辑函数Y与译码器输出逻辑表达式相比较得： （5）由表达式可知，需外接与非门实现，画出逻辑图如图8-19所示。 图8-19 例8-10 设X、Z均为3位二进制数，X为输入，Z为输出，要求二者之间有下述关系：当3≤X≤6时，Z = X+1；X＜3时，Z = 0；X＞6时，Z = 3。 试用一片3/8线译码器构成实现上述要求的逻辑电路。 解 （1）按题意列出真值表，如表8-12所示。 （2）由真值表写出输出Z的表达式。 （3）确定译码器输入逻辑变量。 令 A2A1A0 = X2X1X0 （4）写出译码器输出逻辑表达式（从略）。 （5）把Z2、Z1、Z0与译码器输出逻辑表达式相比较得： （6）画出逻辑图如图8-20所示。 例8-11 试用两片3/8线译码器74LS138构成4/16线译码器。 解 级联图如图8-21所示。其中D3D2D1D0为4位代码输入端，D3是最高位，当D3 = 0时，译码器（Ⅰ）工作，D3 = 1时，译码器（Ⅱ）工作。因此，可用D3作为选通信号，分别控制两个译码器轮流工作。 74LS138是计算机微处理器电路中最常用的地址译码器。典型的8位微处理器Intel8085A或Mototola6809有16根地址线（A0～A15），微处理器通过地址线A0～A15确定存储器的存储单元或外部设备，以达到交换数据的目的。 图8-21 3. 十进制译码器 将8421BCD码翻译成10个对应的十进制数码的电路称为十进制译码器，也叫二-十进制译码器，它属于4/10线译码器。 图8-22示出了集成4/10线译码器74LS42的引脚排列图。它的输入为4位二进制代码A3A2A1A0，A3为最高位，A0为最低位，并且是原码输入；输出信号是～，共10个信号输出端，低电平有效。 图8-22 4. 显示译码器 在实际中，被译出的信号经常需要直观地显示出来，这就需要显示译码器。显示译码器通常由译码电路、驱动电路和显示器等组成。常用的显示译码器将译码电路与驱动电路合于一身。 （1）显示器 在数字系统中，广