4数字集成电路设计第四讲PLD与Verilog技术总结.pptx

数字集成电路设计 ;今天的话题;3;课前摸底问题;课前摸底问题;集成电路设计流程与软件：Synopsys为例;7;ASIC特点和分类;ASIC设计方法;IP核概念;IP核种类;IP核内容;SOC设计;基于IP模块的SOC设计方法;基于IP的SoC设计的关键技术;EDA技术的发展趋势;今天的话题;可编程逻辑器件基础;;2.1.1 可编程逻辑器件发展历程 Programmable logic device 低密度 20世纪70年代PROM和PLA programmable logic array， Fuse熔丝编程结构 70年代末 AMD PAL programmable array logic 80年代初 Lattice GAL generic array logic， E2PROM技术 高密度 80年代中 Altera EPLD erasable programmable logic device， E2PROM or Flash technology Xilinx FPGA field programmable gate array， SRAM technology 90年代 CPLD，complex PLD,Lattice提出ISP技术 近年 SOPC技术，高度集成化;2.1.2 PLD器件的分类 1）PLD器件的分类－－按集成度 低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电路 高密度 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高，甚至可以做到SOC（System On a Chip）;PLD器件的分类－－按编程工艺;3)PLD器件的分类－－按器件结构 基于乘积项（Product-Term)的PLD结构 与或阵列 通过修改固定内部电路的逻辑功能来编程，实现“积之和”形式的布尔逻辑函数 大部分PLD，CPLD 基于查找表（LUT，LookUpTable)的PLD结构 类似门阵列，由简单查找表组成可编程逻辑门，在构成阵列形式 通过改变内部连线的布线来编程 大多数FPGA;第2章 可编程逻辑器件基础;可编程逻辑器件基础;第2章 可编程逻辑器件基础;第2章 可编程逻辑器件基础;PLA;可编程逻辑器件基础;可编程逻辑器件基础;;;核心：介质 未编程时开关呈高阻（例如一对反向串联的肖特基二极管），当编程电压加在开关上将介质击穿后（使一个二极管永久性击穿而短路），开关呈现导通状态。 熔丝 ：PROM PAL 反熔丝：Actel FPGA;;EEPROM电擦除 FlashROM 快速电擦除 ;;;;组合逻辑输出(AND3的输出)： f=(A+B)*C*(!D)=A*C*!D + B*C*!D (!D表示D的“非”） ;实现组合逻辑f: A,B,C,D由PLD的管脚输入后进入可编程连线阵列（PIA)，在内部产生A,A反,B,B反,C,C反,D,D反8个输出。图中x表示相连（可编程熔丝导通），得到：f= f1 + f2 = (A*C*!D) + (B*C*!D) DFF：用宏单元中的可编程D触发器实现 CLK：走芯片的全局时钟专用通道，直接连接到DFF时钟端。 DFF的输出与I/O脚相连，把结果输出到芯片管脚。 ;简单电路：只需一个宏单元就可以完成，如前例。 复杂电路：一个宏单元不能实现，可通过并联扩展项和共享扩展项连接多个宏单元，宏单元的输出也可连接到PIA，再做为另一个宏单元的输入。从而实现更复杂逻辑。 这种基于乘积项的PLD基本都是由EEPROM和Flash工艺制造的，一上电就可以工作，无需其他芯片配合。 ;基于查找表的FPGA结构原理 采用这种结构的PLD芯片也称之为FPGA：如Altera的APEX，Stratix系列,Xilinx的Spartan,Virtex系列等。 查找表（Look-Up-Table)：LUT本质上是一个RAM 目前FPGA中使用4或6输入LUT，所以每一个LUT可以看成一个有4或6位地址线的16x1（或64x1）的RAM。 通过原理图或HDL语言描述的逻辑电路，PLD/FPGA软件会自动计算其所有可能的结果，并将其事先写入RAM。每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容输出即可。 ;一个4输入与门的例子;xilinx Spartan-II的内部结构;Spartan-II主要包括 CLBs，I/O块，RAM块和可编程连线（未表示出）。 在spartan-II中， 一个CLB包括2个Slices 每个slices包括2个LUT，2个触发器和相关逻辑。 Slices可看作是SpartanII实现逻辑的最基本结构单元 (xilinx其他系列，如SpartanXL,Virtex的结构与此稍有不