第五篇寄存器1.pptVIP

DRAM芯片2164引脚 存储容量为 64K×1b 16个引脚： 8 根地址线A7～A0 1 根数据输入线DIN 1 根数据输出线DOUT 行地址锁存信号 RAS 列地址锁存信号 CAS 读写控制 WE * 应用举例 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR D0~D7 A19 G1 G2A G2B C B A A18 A14 A13 A17 A16 A15 VCC Y0 * 部分地址译码 用部分高位地址信号（而不是全部）作为译码信号，使得被选中存储器芯片占有几组不同的地址范围。 A19 A17 A16 A15 A14 A13 ?1 6264 CS1 1 1 1 0 0 0 两组地址： F0000H —— F1FFFH B0000H —— B1FFFH 部分地址译码使地址出现重叠区，破坏了地址空间的连续性，但其译码电路简单、成本低 用SRAM6116芯片构成地址范围在78000H～78FFFH之间的一个4KB的存储器 * 1. DRAM的特点 存储元主要由电容构成； 主要特点： 需要定时刷新。 2164A：64K×1bit 5.2.2动态随机存储器DRAM * 2. 典型DRAM芯片2164A 2164A：64K×1bit 采用行地址和列地址来确定一个单元； 行列地址分时传送， 共用一组地址信号线； 地址信号线的数量仅 为同等容量SRAM芯 片的一半。 NC DIN WE RAS A0 A2 A1 GND VSS CAS DOUT A6 A3 A4 A5 A7 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 * 2.DRAM的工作过程 （1）数据读出 （2）数据写入 （3）数据刷新 刷新：将动态存储器中存放的每一位信息读出并重新写入的过程 刷新时由于CAS信号无效，位线上的信息不会送到数据总线上。 刷新周期：2~8ms * 3. DRAM2164A在系统中的连接 与系统连接图 DRAM读写简化电路示意图 * 2164A在系统中的连接 DRAM 2164A与系统连接的几点说明： 芯片上的每个单元中只存放1位二进制码，每字节数据分别存放在8片芯片中； 系统的每一次访存操作需同时访问8片2164A芯片，该8片芯片必须具有完全相同的地址； 芯片的地址选择是按行、列分时传送，由系统的低8位送出行地址，高8位送出列地址。 结论： 每8片2164A构成一个存储体（单独一片则无意义）； 每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，仅有数据信号由各片分别引出。 §5.2.3 存储器扩展技术 * 1. 存储器扩展 用多片存储芯片构成一个需要的内存空间； 各存储器芯片在整个内存中占据不同的地址范围； 任一时刻仅有一片（或一组）被选中。 分类：位扩展、字扩展、字位扩展 * 位扩展方法： 位扩展特点： 存储器的单元数不变，位数增加。 连线特点：将每片的地址线、控制线并联，数据线分别引出 * 位扩展例 Intel DRAM2164芯片构成64KB存储器 LS158 A0~A7 A8~A15 2164A 2164A 2164A DB AB D0 D1 D7 0000H FFFFH .… 控制线 Intel DRAM2164芯片构成64KB存储器 例2：用两片4K×4b的存储芯片构成4KB的存储器 * 字扩展 地址空间的扩展 芯片每个单元中的字长满足，但单元数不满足。 扩展原则： 每个芯片的地址线、数据线、控制线并联。 片选端分别引出，以使每个芯片有不同的地址范围。 * A0～A10 DB AB D0～D7 A0~A10 R/W CS 2K×8 D0～D7 A0～A10 2K×8 D0～D7 D0～D7 A0~A10 CS 译码器 Y0 Y1 高位地址 R/W 2K×8b的存储芯片组成4K×8b的内存储器示意图 例1：用SRAM 6116芯片与系统连接，构成地址范围在78000H~78FFFH之间的一个4KB的存储器。 ≥1 D0~D7 A0 A10 MEMW MEMR D0~D7 A0 A10 R/W OE CS D0~D7 A0 A10 R/W OE CS D0~D7 A0 A10 MEMW MEMR Y0 Y1 A19 A14 A18 A17 A16 A15 A13 A12 A11 G2B G2A G1 * 例2：用两片64K×8位的SRAM芯片构成容量为128KB的存储器 两芯片的地址范围分别为：20000H～2FFFFH30000H～3FFFFH  P227 例题5-8 * * 第5章 存储器系统 主要内容： 1.概述－半导体存储器及其分类