4时序逻辑电路.ppt

第四章 时序逻辑电路 第四章 时序逻辑电路 学习要求 了解时序逻辑电路的特点及功能描述方法 掌握时序逻辑电路的分析方法 掌握时序逻辑电路（计数器）的设计方法 概 述 时序逻辑电路的特点 任一时刻的稳定输出不仅取决于该时刻的输入，而且还和电路原来状态有关 时序逻辑电路的状态是由具有存储功能的触发器所组成的存储电路来记忆和表征的 表示方法 逻辑方程式（输出方程、驱动方程、状态方程）；状态表；状态图；时序图；卡诺图 时序逻辑电路的分析方法 4.2 同步时序电路的分析 无效状态转换 减法计数器的使用表 减法计数器的使用表 4.6.1 N进制计数器 4.6.3 常用时序逻辑器件 试用计数器74161和数据选择器设计一列发器 用74LS90构成六进制计数器 4.7 寄存器 移位寄存器 环形计数器 扭形计数器 试设计一个能自启动的三位扭环形计数器 4.7 小 结 时序逻辑电路的特点表示方法 触发器组成的存储电路；反馈通道 逻辑方程式、状态表、卡诺图、状态图和时序图 时序逻辑电路的分析和设计 计数器的分析和设计 触发器 集成器件 实现并行数据到串行数据的转换 74161与74138组成脉冲分配器 74LS90：异步计数器 二进制计数，QA输出 五进制计数，QDQCQB输出 十进制计数，QDQCQBQA输出 有0 有0 0 CP QA CP 0 CP 1 0 0 1 1 1 0 × × × 1 0 0 1 1 1 × 0 × × 0 0 0 0 0 × 1 1 × × 0 0 0 0 × 0 1 1 × × QA QC QB QD R9(2) R9(1) R0(2) R0(1) CPB CPA 输出 置9输入 清零输入 时钟 用74LS90构成六十进制计数器 寄存器:暂时存放数据、指令等。 一个触发器可以储存一位二进制代码，存放n位二进制代码，用n个触发器. 经过4个脉冲后，并行输出Q与串行输入DI相对应； 在第8个脉冲时，串行输出DO完成 N＝4的环形计数器 CP作用下，可以循环移位1个1或0 每次状态变化仅有一个触发器翻转，译码时不存在竞争冒险 画基本电路及其状态图0 修改无效循环，实现自启动 求反馈逻辑 Q2n Q3n Q1n × 1 Q3n+1 1 1 0 0 0 1 画逻辑图 * * * * 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Z Q1n+1 Q0n+1 X Q1n Q0n 输出 次态 输入 现态 状态图 例 分析 图所示时序电路 状态表 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 QAn+1 QBn+1 QCn+1 QAn QBn QCn 次态 现态 4.3 异步时序电路的分析 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 0 1 0 0 0 1 0 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 QAn+1 QBn+1 QCn+1 QDn+1 CPA CPB CPC CPD QAn QBn QCn QDn 次态 时钟信号 现态 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 1 0 1 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 0 0 0 1 1 0 0 1 1 0 1 1 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 1 0 1 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 QAn+1 QBn+1 QCn+1 QDn+1 CPA CPB CPC CPD QAn QBn QCn QDn 次态 时钟信号 现态 4.4 时序电路的设计 （2）例 设计一同步十进制加法计数器 (1)基本步骤 ①分析设计要求，建立原始状态图； ②