3存储系统-内存缓存辅存.ppt

计算机组成原理 第四章 存 储 器 4.1 概 述 “Cache－主存”与“主存－辅存”层次的区别 4.2 主存储器 4.3 高速缓冲存储器 写直达法（Write-through、Store-though） 每次写入Cache的同时，也写入主存。 写回法（Write-back） 执行写操作时，信息只写入Cache； 当Cache块被替换时，先将该块内容写回主存，然后再调入新页 比较 写直达法的开销大一些，但其一致性保持的要好一些，应用于共享主存的多处理器并行计算模式。 直相联映象 优点：实现简单，只需利用主存地址的某些位直接判断，就可确定所需字块是否在缓存中。 缺点：效率低。因为每个主存块固定地对应某个缓存块（有2t个主存字块对应同一个Cache字块），如果这2t个字块中有两个或两个以上的主存字块要调入Cache，必然会发生冲突。这时，即使Cache中还有很多空闲块也无法占用，使缓存的空间得不到充分的利用。 全相联映象 优点：效率高，缓存空间充分利用。 缺点：实现电路较多, 成本较高，实际的Cache还要采用各种措施来减少地址的比较次数。 FIFO和LRU比较 FIFO实现起来比较方便，但不能正确反映程序的局部性。因为最先进入的字块也可能是目前经常要用的字块，因此，采用这种算法，有可能产生较大的失效率。 LRU能比较正确反映程序的局部性，因为当前最少使用的块一般来说也是未来最少被访问的块。但是它的具体实现比FIFO要复杂一些。 4.4 辅助存储器 “Cache－主存”与“主存－辅存”层次的区别 4. Cache 的 读写 操作 访问Cache 取出信息送CPU 访问主存 取出信息送CPU 将新的主存块 调入Cache中 执行替换算法 腾出空位 结束 命中？ Cache满？ CPU发出访问地址 开始 Y N Y N 读 4.3 4. Cache 的 读写 操作 只对主存写 写入Cache 写入主存 结束 命中？ 写直达？ CPU发出访问地址 开始 N Y N Y 写 4.3 写操作 二、Cache 主存的地址映象 4.3 给定读写信息的主存地址A，如何快速判断该信息是否在Cache内，并确定具体地址？ 直相联 全相联 组相联 字块2m－1 字块2c+1 字块2c+1－1 字块2c +1 字块2c 字块2c－1 字块1 字块0 … … … 主存储体 字块 1 标记 字块 0 标记 字块 2c－1 标记 Cache存储体 t位 0 1 C－1 … 字块 字块地址 主存字 块标记 t 位 c 位 b 位 主存地址 比较器（t位） = ≠ 不命中 有效位=1？ * m位 Cache 内地址 否 是 命中 二、Cache 主存的地址映象 1. 直相联映象 每个缓存块 i 可以和 若干 个 主存块 对应 每个主存块 j 只能和 一 个 缓存块 对应 i = j mod C 4.3 字块2c+1 字块2c 字块0 字块 0 某PC主存容量分2048块,每块512B, Cache容量8KB,分为16块,每块512B。用直相联映象时，画出主存地址字段中各段的位数，并给出Cache标记位数 1. 直相联映象 如果连续访问26和18？ 2. 全相联映象 主存 中的 任一块 可以映象到 缓存 中的 任一块 字块2m－1 字块2c－1 字块1 字块0 … … 字块2c－1 字块1 字块0 … 标记 标记 标记 主存字块标记 字块内地址 主存地址 m = t + c 位 b位 m = t+c Cache 存储器 主存储器 字块0 4.3 某PC主存容量分2048块,每块512B, Cache容量8KB,分为16块,每块512B。用全相联映象时，画出主存地址字段中各段的位数，并给出Cache标记位数 2. 全相联映象 字块2m－1 字块2c-r+1 字块2c-r + 1 字块2c-r 字块2c-r － 字块1 字块0 … … … 字块 3 标记 字块 1 标记 字块 2c－1 标记 字块 2 标记 字块 0 标记 字块 2c－2 标记 … … … … 字块内地址 组地址 主存字块标记 s = t + r 位 q = c－r 位 b 位 组 0 1 2c-r－1 主存地址 Cache 主存储器 m 位 共 Q 组，每组内两块（r = 1) 1 某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块 i = j mod Q 直接映象 全相联映象