第7节 存储系统.ppt

第七章 存储系统 7.1 存储系统的层次结构 根据各种存储器的存储容量、存取速度和价格比的不同，将它们按照一定的体系结构组织起来，使所放的程序和数据按照一定的层次分布在各种存储器中。 7.1 存储系统的层次结构 1、主存和高速缓存之间的关系 Cache引入: 为解决CPU和主存之间的速度差距,提高整机的运算速度,在CPU和主存之间插入的由高速电子器件组成的容量不大,但速度很快的存储器。 Cache特点 存取速度快，容量小，存储控制和管理由硬件实现 Cache工作原理——程序访问的局部性 在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。 数据分布不如指令明显，但对数组的访问及工作单元的选择可使存储地址相对集中。 CPU与Cache之间的数据交换是以字为单位，而Cache与主存之间的数据交换是以块为单位，一个块是由若干字组成，是定长的。 2、主存与辅存之间的关系 主存:(半导体存储器组成) 优:速度快 缺:容量受限,单位成本高, 断电丢失信息。 辅存:(光盘,磁盘) 优:容量大,信息长久保存,单位成本低. 缺:存取速度慢 CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存。 辅存只与主存进行数据交换 7.2 高速缓冲存储器 组成: 小容量的SRAM和高速缓存控制器组成。 功能:将CPU当前快要用到的部分数据块由主存复制到容量小、速度快的SRAM中,由SRAM向CPU直接提供它所需要的数据。 Cache存储器介于 CPU和主存之间，它的工作速度数倍于主存，全部功能由硬件实现。由于转换速度快，软件人员丝毫未感到Cache的存在，这种特性称为Cache的透明性。Cache内部是用同主存内部同样大小的块组成，故由于Cache存储容量小，所以块的数目少。 在Cache中，每一块外加有一个标记，指明它是主存的哪一块的副本，所以该标记的内容相当于主存中块的编号。块内字节数与主存相同(如图7.2)。 7.2.1 Cache的组成和工作原理 7.2.1 Cache的组成和工作原理 命中率：CPU所要访问的信息在cache中的比率。 命中率的高低与cache容量大小、程序的特征、cache的调度算法有关。 cache存储器的平均存取时间计算如下： 平均访问时间 =h* tc+(1-h)(tc+ tM),其中tc为cache存储器的存取时间，h为命中率， tM为主存储器的存取时间。 7.2.2 Cache存储器组织 1.地址映像 为了把信息放到Cache存储器中，必须应用某种方法把主存地址定位到Cache中，称作地址映像。在信息按照这种映像关系（采用硬件方法实现）装人Cache后，执行程序时应将主存地址变换成Cache地址,这个变换过程叫做地址变换。地址的映像和变换是密切相关的。 下面介绍几种基本地址映像方式，它们是直接映像、全相联映像和组相联映像等。 (1)直接映像 在直接映像方式中，主存和Cache中字块的对应关系,如图 7. 3所示。直接映像函数可定义为： j= i mod 2c 其中j是Cache的字块号，i是主存的字块号，主存中有2m个块,字块大小为2b字，Cache中有同样大小的2c个块 。在这种映像方式中主存的第0块，第2c块，第2c+1块，… ，只能映像到cache的第0块，而主存的第1块，第2c＋1块第2c+1十1块，… ,只能映像到 Cache，的第 1块。 直接映像的优点是实现简单，只需利用主存地址按某些字段直接判断，即可确定所需字块是否已在 Cache存储器中、如图 7. 3。 直接映像方式的缺点是不够灵活，即主存的2t个字块只能对应唯一的Cache存储器字块,因此,即使Cache存储器别的许多地址空着也不能占用。这使得cache存储空间得不到充分利用，并降低了命中率。 例如某机主存为1MB,划分2048页，每页512B，共分0~127组，每组16页;Cache为8KB,划分16页，每页512B 7位 Cache 主存 主存地址 0组 7位 4位 9位 1组