数据选择器.pptVIP

* * * * * * 逻辑符号： A3A2A1A0与B3B2B1B0是两个四位二进制比较数输入； PA﹥B、PA=B、PA﹤B是比较器输出； A﹥B、A=B、A﹤B是低位比较器比较的结果，称为级联输入。 当A3A2A1A0=B3B2B1B0，比较的最后结果由级联输入定。 如果只有四位数比较，没有更低位，则图中级联输入 A = B 接“1”。 A﹥B、A﹤B 接“0”。 COMP A 0 0 A 1 A 2 A 3 3 ＞ Q P A ＞ B A ＞ B ＞ A = = P = P A=B A ＜ B ＜ B 0 0 ＜ Q P A ＜ B B 1 B 2 B 3 3 74LS85 逻辑符号 Q P Q P P B * 例： 用两个数值比较器比较两个8位数的大小 。 低位片的级联 A = B 接“1”。 A﹥B 、A﹤B 接“0” 高位片的级联 A﹥B 接低位片的 P﹥Q， 高位片的级联 A﹤B 接低位片的 P﹤Q 高位片的级联 A = B 接低位片的 P = Q COMP A 0 0 A 1 A 2 A 3 3 ＞ Q 0 ＞ 1 = P = 0 ＜ B 0 0 ＜ Q B 1 B 2 B 3 3 低位片 COMP A 4 0 A 5 A 6 A 7 3 P ＞ Q P A ＞ B ＞ = P = P A=B ＜ B 4 0 ＜ Q P A ＜ B B 5 B 6 B 7 3 高位片 Q P Q P P P Q Q P * COMP A 0 0 A 1 A 2 A 3 3 ＞ Q 0 ＞ 1 = P = 0 ＜ B 0 0 ＜ Q B 1 B 2 B 3 3 低位片 COMP A 4 0 A 5 A 6 A 7 3 P ＞ Q P A ＞ B ＞ = P = P A=B ＜ B 4 0 ＜ Q P A ＜ B B 5 B 6 B 7 3 高位片 Q P Q P P P Q Q P 输入两个8位数码同时加到比较器的输入端，先比较高四位，当高四位都相等时，再比较低四位。低四位的比较结果作为高4位的条件，比较的结果由高4位数值比较器的输出端输出。 作业： 3-2、3-5、3-9 * 本 章 小 结 组合逻辑电路是一种应用很广的逻辑电路。本章介绍了组合逻辑电路的分析和设计方法，还介绍了几种常用的中规模（MSI）组合逻辑电路器件。 本章总结出了采用集成门电路构成组合逻辑电路的分析和设计的一般方法，只要掌握这些方法，就可以分析任何一种给定电路的功能，也可以根据给定的功能要求设计出相应的组合逻辑电路。 本章介绍了加法器、编码器、译码器、数据选择器和数值比较器等MSI组合逻辑电路器件的功能，并讨论了利用译码器、数据选择器和加法器实现组合逻辑函数的方法。 * 对于MSI组合逻辑电路，主要应熟悉电路的逻辑功能。介绍其内部电路只是帮助理解器件的逻辑功能。只有熟悉MSI组合逻辑电路的功能，才能正确应用好电路。 组合逻辑电路的设计过程 在用SSI实现组合逻辑电路时，化简逻辑表达式具有十分重要的意义，因为表达式化简得恰当与否，将决定能否得到最经济的逻辑电路。而用MSI构成组合逻辑电路时，则实现的均是标准与或式或者标准与非－与非式，因此化简的重要性就不那么突出了。 * 用译码器和数据选择器两种器件都可以实现组合逻辑函数。但译码器适用于多输出组合电路，数据选择器适用于多输入变量的组合电路。用数据选择器实现组合逻辑函数时不需要附加门电路，是其主要优点，但若要构成具有多个输出信号的组合电路，就不如用译码器了。 当逻辑函数的输入变量多于地址输入端时，用译码器实现函数可将多余输入变量加至使能端；用数选器实现函数则应将多余输入变量反映到数据输入端。 在许多情况下，直接用MSI构成组合逻辑电路，不仅省时、省钱、省工，而且连线少、体积小、可靠性也高，常常可以取得事半功倍的效果。使用较多的MSI是数据选择器和二进制译码器，在某些特殊条件下使用全加器等则会更好。 * * * * * * * * * * 可见，当函数的变量数大于地址数时，只需将函数各项最低位的变量与数据选择器对应的数据输入端相连即可。 * * * * * * * * * * * * * * * * * 主要要求： 数据选择器和数据分配器 理解数据选择器和数据分配器的作用。 掌握用数据选择器实现组合逻辑电路的方法。 理解常用数据选择器和数据分配器的逻辑功能及其使用。 3.2.4 数据选择器 地址码 二、输出表达式 三、逻辑电路图 D2 0 0 0 1 1 0