2016EDA软件部分介绍.ppt

2016学年度秋季 课设概况 时间安排： 2周（第2周周三下午~周四上午验收） 题目：共计15个题目 考核方式：答辩＋电子版的设计报告 指导教师： 201：付广伟；刘雪强；刘强；高美静 301：张宝荣；郭璇；卢启柱；李江昊 课程设计的目的与任务 1.学习使用EDA设计软件Quartus II：电路描述，综合，模拟。 2.掌握使用EDA工具进行数字系统设计思路和设计方法。 掌握EDA的基本设计方法，熟悉QuartusII软件，能利用该软件设计一个电子技术综合系统，对实验箱上的可编程逻辑器件进行下载并验证其功能。 为以后工程实际问题的研究奠定基础。 提纲 EDA概述； 设计软件 （ALTERA公司Quartus II 9.1）的使用； 常见错误及注意事项； 实验室要求与注意事项； 1.EDA概述 1.1简介 EDA(Electronic Design Automation)属于CAD(Computer Assist/Aided Design)范畴; EDA的主要内容:是以数字电路设计自动化为主，是芯片级的设计； 硬件设计的软件化(与传统设计的差异) 1.2用EDA设计数字系统的特点 （1）减小系统体积； （2）增强系统逻辑设计的灵活性； （3）缩短系统开发周期； （4）提高系统流处理速度； （5）降低系统成本； （6）提高系统可靠性； （7）系统具有加密功能； 2.设计软件的使用 EDA软件：Protel、AutoCAD等，数字电路设计仿真； Xillinx公司ISE Foundation ； Lattice 公司ispLever； ALTERA公司MaxplusII其升级版本为Quartus II 2.1 软件的安装 2.2软件的使用及应用举例** 软件主要分四部分： 一、设计输入 原理图、硬件描述语言（VHDL、Verilog HDL 等） 原理图输入方式的特点： 最直接，对系统及各电路很熟悉，或系统对时间要求高的场合，当系统功能复杂时，效率低，但易于仿真，便于信号观察与电路调整 。 二、编译（三类Messages） 三、验证（仿真） 四、下载/配置（*.sof与*.pof） 1、设计输入 2、项目编译 3、项目校验 4、器件编程 Quartus II 时间分析器 Quartus II 图形编辑器 Quartus II 文本编辑器 Quartus II 编程器 编译器 网表提取器 适配 逻辑 综合器 数据库 建库器 MAX+PLUS II 信息处理器 和 层次显示 软件主要四个组成部分 FPGA/CPLD的设计流程 电路设计与输入 Design Entry 功能仿真（前仿真，Modelsim等） 综合优化 Synthesize 综合后仿真 实现与布局布线 Place Route 时序仿真与验证 Timing Analysis 板级仿真与验证 调试与加载配置 FPGA基本开发流程 开发步骤分为工程管理、设计输入、实现与验证、板级调试四个阶段。 工程管理阶段，主要是新建工程和源代码文件，可以使用Quartus II的新建工程向导完成工程的建立，源代码文件则可以是Verilog的.v文件或VHDL的.vhd文件。 设计输入阶段，完成代码的编写和基本语法的检查。 实现与验证阶段，则先对前面编写好的代码进行RTL级仿真，确认代码实现基本功能后，则进行器件管脚的分配，接着编译并做时序约束，然后进行门级仿真。门级仿真是在功能仿真的基础上，加上了时序延时模型后的仿真，通常如果设计者可以保证时序约束后的报告确定达到设计要求，那么可以不用费事去做门级仿真，因为在一些较大的设计中进行门级仿真是件非常费时费力的任务。 板级调试，首先需要通过EDA工具生成前面设计的下载配置文件，接着完成下载并进行板级调试验证。 Quartus II支持的输入方式和文件类型 设计实例 以一个简单组合逻辑电路为例，讲解一下软件的使用方法及系统的开发流程。（常见错误与注意事项） 3.常见错误及注意事项 工程名与文件名一致 元器件命名特点：And6、or4、Nand2、dff、jkff、srff、not、vcc、gnd、input、output D触发器只有一个输出端Q,通过加not得到/Q； D触发器上升沿触发，要得到下降沿触发，时钟前加not； 74160（同步十进制计数器） 两类错误：输入无效，输出并联；避免三态门作为中间级； 仿真 clk:40ns~100ns(太小硬件延时；太大) Tend_time 3.1编译过程中会出现Message窗口（info；warning；error） Duplicate pin name; XXX are tied together; XXX pin is unnecessary and ignored;