《DSP原理及应用》.pptVIP

第1章 绪论 1.1 数字信号处理概述 1.2 数字信号处理器概述 1.1 数字信号处理概述 1.1.1 数字信号处理系统的构成 1.1.2 数字信号处理的实现 1.1.3 数字信号处理的特点 1.1.1 数字信号处理系统的构成 1.1.2 数字信号处理的实现 （1）在通用的微机上用软件实现。 （2）利用特殊用途的DSP芯片来实现。 （3）利用专门用于信号处理的通用DSP芯片来实现。 （4）用FPGA/CPLD用户可编程器件来实现。 1.1.3 数字信号处理的特点 与模拟系统（ASP）相比，数字系统具有如下特点： （1）精度高 （2）可靠性高 （3）灵活性大 （4）易于大规模集成 （5）可获得高性能指标 1.2 数字信号处理器概述 1.2.1 DSP芯片的种类 1.2.2 TMS320 DSP系列 1.2.3 DSP芯片的主要特点 1.2.4 DSP芯片的应用 1.2.1 DSP芯片的种类 DSP芯片可以按照以下3种方式进行分类。 1．按基础特性分 2．按数据格式分 3．按用途分 1.2.2 TMS320 DSP系列 通用DSP芯片的代表性产品包括TI公司的TMS320系列、AD公司ADSP21xx系列、MOTOROLA公司的DSP56xx系列和DSP96xx系列、ATT公司的DSP16/16A和DSP32/32C等单片器件。 TI的三大主力DSP产品系列为C2000系列主要用于数字控制系统；C5000（C54x、C55x）系列主要用于低功耗、便携的无线通信终端产品；C6000系列主要用于高性能复杂的通信系统。C5000系列中的TMS320C54x系列DSP芯片被广泛应用于通信和个人消费电子领域。 1.2.3 DSP芯片的主要特点 1．哈佛结构 2．多总线结构 3．指令系统的流水线操作 4．专用的硬件乘法器 5．特殊的DSP指令 6．快速的指令周期 7．硬件配置强 1.2.4 DSP芯片的应用 （1）信号处理 （2）通信 （3）语音 （4）图形/图像 （5）军事 （6）仪器仪表 （7）自动控制 （8）医疗 （9）家用电器 第2章 TMS320C54x数字信号处理器硬件结构 2.1 TMS320C54x的特点和硬件组成框图 2.2 TMS320C54x的总线结构 2.3 TMS320C54x的存储器分配 2.4 中央处理单元（CPU） 2.5 TMS320C54x片内外设简介 2.6 硬件复位操作 2.7 TMS320VC5402引脚及说明 2.1 TMS320C54x的特点和硬件组成框图 TMS320C54x的主要特性如下所示： CPU 先进的多总线结构。 40位算术逻辑运算单元（ALU）。 17位×17位并行乘法器与40位专用加法器相连。 比较、选择、存储单元（CSSU）。 指数编码器可以在单个周期内计算40位累加器中数值的指数。 双地址生成器包括8个辅助寄存器和两个辅助寄存器算术运算单元（ARAU）。 存储器 64 K字程序存储器、64 K字数据存储器以及64 K字I/O空间。在C548、C549、C5402、C5410和C5420中程序存储器可以扩展。 指令系统 单指令重复和块指令重复操作。 块存储器传送指令。 32位长操作数指令。 同时读入两个或3个操作数的指令。 并行存储和并行加载的算术指令。 条件存储指令。 从中断快速返回指令。 在片外围电路（如图2-1所示） 软件可编程等待状态发生器。 可编程分区转换逻辑电路。 带有内部振荡器。 外部总线关断控制，以断开外部的数据总线、地址总线和控制信号。 数据总线具有总线保持器特性。 可编程定时器。并行主机接口（HPl）。 电源 可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省电方式。 可以控制关断CLKOUT输出信号。 在片仿真接口 具有符合IEEEll49.1标准的在片仿真接口（JTAG）。 速度 单周期定点指令的执行时间为25/20/15/12.5/10-ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100 MIPS)。 2.2 TMS320C54x的总线结构 TMS320C54x DSP采用先进的哈佛结构并具有八组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。 采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问程序指令和数据。 2.3 TMS320C54x的存储器分配 2.3.1 存储器空间 2.3.2 程序存储器 2.3.3 数据存储器 2.3.4 I/O存储器 2.3.1 存储器空间 TMS320C5