8位CPU的设计,VHDL语言,综合性实验实验报告.docVIP

综合性实验报告 计算机组成原理 年级专业班级： 10级软工R3班 小组号： 5 完成日期： 2012-06-06 小组成员、组内分工及各成员成绩 学号 姓名 （组长排第一个） 分工 工作量比例（组长指定） 自评成绩 （组长指定） 201031000326 杨湧 通用寄存器 34% 100 201031000325 严英鹏 ALU相关 22% 100 201031000430 郑兆龙 存储器 22% 100 201031000327 杨宇 控制逻辑 22% 100 【分工包括：取指及调试、控制逻辑、执行(ALU相关)、通用寄存器组、存储器等】 （一）实验类型：验证性+设计性 （二）实验类别：综合性专业基础实验 （三）实验学时数：8学时 （四）实验目的实验内容reg_testa.vhd，reg_test.vhd)。 （2）熟悉电原理图的连接，以通用寄存器组部分为例。 实现上，用实验4所用的简单通用寄存器组（4个寄存器+1个2-4译码器+2个4选1多路开关）设计方法，替代参考代码中的通用寄存器组部分。 （3）学习和掌握控制逻辑。 设计一套指令集（可在原参考代码指令集的基础上做删减，从中选取16条基本的指令），并修改控制器中指令集的译码部分。 （4）执行部件，ALU的改造。 可在原参考代码的基础上，改变某些运算功能的实现方式，比如加、减、增1、减1等算术运算。 实现上，原参考代码采用了最少编码量的“+”、“-”号实现。可以改用通过port map语句调用系统自带的加法器，也可以进一步自己编写加法器，然后用port map语句调用。 （5）存储器部分的加入。 原参考代码采用的带外部存储器的模式。实现上，可以在实验3的基础上，设计一个适合加到本CPU系统的存储器部分，通过与原参考代码系统连接外带存储器的数据线、控制线和地址线相连接。 此部分设计中，存储器的指令置入是一个难点。可以考虑简单点的作为只读模式把指令写死在存储器中（可用于验证指令的执行）；或者考虑在reset的那一拍里，实现存储器中待指令的置入。 存储器模块单独调试可行后再加到系统上。 （七）实验设备 TEC-CA组成原理实验箱。 （八）实验课承担单位：信息学院 （九）总结构图（组长负责组织填写） （十）指令集（组长负责组织填写） （参考实验大纲中的示例，结合各小组自己的设计），撰写内容可参照参考材料的 实践报告.doc中的指令系统总体说明 (p9-11页) 指令格式分类（按指令字长和操作数不同）： ① 单字单操作数指令 7 4 3 2 1 0 OPCODE DEST_REG 00 OPCODE OFFSET 包括：DEC,INC,SHL,SHR,JR,JRC,JRNC,JRZ,JRNZ,JRS,JRNS ② 单字双操作数指令 7 4 3 2 1 0 OPCODE DEST_REG SOUR_REG 包括：ADD,SUB,AND,CMP,XOR,TEST,OR,MVRR,ADC,SBB,LDRR,STRR ③ 单字无操作数指令 7 4 3 2 1 0 OPCODE 00 00 包括：CLC,STC ④ 双字单操作数指令 7 4 3 2 1 0 OPCODE 00 00 ADR 包括：JMPA ⑤ 双字双操作数指令 7 4 3 2 1 0 OPCODE DEST_REG 00 DATA 包括：MVRD 指令的分组及节拍： 由于没有中断操作，本机指令的执行步骤可概括如下： 读取指令：地址寄存器-指令地址，修改PC内容使其指向下一条将要执