组合逻辑电路的冒险现象.pdf

4.3 组合逻辑电路的冒险现象 4.3.1 冒险的概念 4.3.2 静态逻辑冒险 4.3.3 如何判断是否存在逻辑冒险 4.3.4 如何避免逻辑冒险 4.3.14.3.1 冒险的概念冒险的概念 信号通过连线及集成门都有一定的延迟时间，多个输入信 号发生变化时，也可能有先后快慢的差异。在输入信号变化的 瞬间，输出端出现一些不正确的尖峰信号，称为冒险现象。 在组合电路中，如果输入信号变化前、后稳定输出相同， 而在转换瞬间有冒险，称为静态冒险。 如果在得到最终稳定输出之前，输出发生了三次变化，即 中间经历了暂态0-1或1-0 （输出序列为1-0-1-0或0-1-0-1 ）这 种冒险称为动态冒险。 4.3.24.3.2 静态逻辑冒险静态逻辑冒险 例4-12 分析如图4-3-1(a)所示的组合电路，当输入信号 abc由000变化到010及abc由000变化到110时的输出波形。 解 a Y 1 (1) 当输入信号 b 1 ≥1 F b abc 由000 变化到010 b Y2 b c 2 时，在稳定状态下输 (a) Y 1 出 保 持 为 1 。 若 ab 00 01 11 10 c t t ，则在输出 0 1 1 1 0 pd2 pd1 Y 2 波形F 1 中出现短暂 1 1 0 0 0 F 的0，这就是静态0 冒 (b) 险，如图4-3-2 。 图4-3-1 例4-12逻辑图 图4-3-2 门延迟产生冒险 和卡诺图 (2) 当输入信号abc由000变化到110时，在稳定状态下，输 出保持为1。假设b信号滞后于a信号t 时间，并忽略门的延迟， d 则在输出信号中也会出现静态0 冒险，如图4-3-3 。 结论：静态逻辑冒险仅仅发生 t d 在输入信号变化的瞬间，而在输入 a 稳定的状态下是不会发生的。但是， b 输入信号发生变化