薄膜导体的局部加厚技术.pdfVIP

箜 鲞 箜 期 混合微电子技术 Vo1．15 No2 薄膜导体的局部加厚技术 宋泽润 (中国电子科技集团公司第43研究所， 合肥 230022) 摘要 随着电路设计水平的提高，对薄膜基板的导电性能有了更高的要求。本文叙述了利用 光刻技术制作电镀掩膜，通过电镀加厚薄膜导体的方法，实现降低局部导电方阻的目的。 关键词 薄膜 电镀 掩膜 课题组拟定了两种方案：“减法方案”、“改良 1 引言 减法方案”。并且，依据所定方案，进行了大 对于航天用某型号薄膜混合集成电流调 量的工艺试验。所谓 “减法方案”就是在真空 制器电路的特别要求，总输出负载小于2． 成膜后，通过一次电镀生长足够厚度的Au 0g2，而输出电压达到 10V，这就使得该电路 膜，然后再经蚀刻形成电路图形。但在工艺 内部导电性能必须异常优越，电路 自身功耗 的实施过程中，发现该方案存在两种缺陷。 特别低。局部高导电性薄膜导体形成技术正 因为若要满足导带方阻≤2．0rag2／[]要求，整 是针对该电路的特别要求而进行的特殊薄膜 个复合膜系的最终厚度将达到8～10btm，所 工艺研究。 以在蚀刻过程中，就会产生严重的锯齿边和 侧向腐蚀(图1)。当导带出现以下任一种情 2 技术路线的选定 况时，均不符合成膜基板检验规范，其可靠性 针对局部高导电性薄膜导体形成技术， 就大幅降低。 {； 锯曲边 常 正常 侧向腐蚀 图1 所谓 “改良减法方案”，就是真空成膜后。 洗后，导带边缘就会掉下细长金丝(见图2)。 电镀淀积一层较薄的金膜，蚀刻出电路图形 侧向生长 侧向牛长 后，键合上连通金丝，再电镀生长一层较厚的 金膜。但是在实施过程中发现，再次电镀金 膜时，金膜会沿着导带的侧向外延生长，这种 侧向外延层附着力极差，在基板经过超声清 图2 · 24 · 通过大量的工艺摸索试验，鉴于本单位 3 薄膜的导电机理分析 的工艺特点和工艺能力，课题组最终确定选 用另一种方案，称之为 “迭加法方案”。这种 金属的导电性取决于金属中自由电子的 方案采取分步加厚导电膜的方法，以达到降 数量以及 自由电子的平均自由程。对于某种 低导带方阻的目的。在实施过程中，充分利 特定金属，其自由电子数量越大，则自由电子 用成熟的薄膜工艺，保证成膜基板的可靠性。 之间碰撞的几率就越大，金属的电阻率就降 2．1 技术方案分析 低；其电子平均自由程越大，则意味着自由电 按照薄膜加厚的次数，“迭加法方案”可 子在它的一个行程中，与其他电子碰撞的机 以分为三步，即真空蒸发加厚铜膜、一次电镀 会就增多，金属的电阻率就会降低。对于金 加厚金膜、再次电镀加厚金膜。充分考虑到 属薄膜来说，影响其导电性能的因素主要有 工艺特点与工艺实施的可靠性程度，选用常 以下几个方面： 规产品复