数字逻辑01-2.ppt

数制转换 经代数化简后得到的逻辑表达式是否为最简式，很难判断。卡诺图法可以较简便地得到最简逻辑表达式。 1.5.1 卡诺图的结构与特点 一、逻辑函数的最小项表达式 一个逻辑函数，如果有n个变量，则有2n个最小项。 3变量A，B，C，有23＝8个最小项，其组合与编码如下所示。 卡诺图的排列是有一定规律的。 相邻最小项：只有一个变量不同，且这个不同变量互为反变量 的两个最小项。 例：4变量卡诺图中，M5有四个相邻最小项，即：m1,m4,m7,m13。 几何相邻：在卡诺图上，相邻的小方格称为几何相邻。 (m1,m4,m7,m13对应的小方格与m5在几何位置上相邻。) 相对相邻：m0与m1,m4是几何相邻的。 m0与m2,m8是相对相邻的。 左右边缘相连，上下边缘相连。 在五变量卡诺图中，还有重叠相邻。（不介绍） 归纳起来，卡诺图在构造上具有以下两个特点： （1）N个变量的卡诺图由2N个小方格组成，每个小方格代表一 个最小项。 （2）卡诺图上处在相邻、相对、重叠位置上的小方格所代表的 最小项是相邻最小项。 三、卡诺图的性质 1．逻辑函数在卡诺图上的表示 最小项之和形式：只要在卡诺图上找出那些给定逻辑函数所包含的最小项所对应的小方格，并标以1，剩余的小方格标出0，就得到该函数的卡诺图。 例1： 2．卡诺图的性质 根据定理： 和相邻最小项的定义可知，两个相邻最小项可以合并为一项，并消去一个变量。 例：四变量最小项 （m5）和 （m7）相邻，可以合并为 。 卡诺图化简逻辑函数的基本原理： 通过把卡诺图上表示相邻最小项的相邻小方格“圈”在一起，合并，达到用一个简单“与”项代替若干最小项的目的——卡诺圈。 二变量卡诺图的三种典型相邻方格合并 同理：任何4个（22个）标以1的相邻方格可以合并，4个最小项合并成一项，并消去2个变量。 四变量卡诺图中，4个相邻方格合并的典型情况 8个相邻方格合并的典型情况（消去3个变量） 三、卡诺图化简逻辑函数的步骤 1 将逻辑函数表示在卡诺图上。 2 识别围圈8方格的组合，如果不能，则进行（3）。 3 识别围圈4方格的组合，如果不能，则进行（4） 4 识别围圈2方格的组合， 5 将不能与任何其它方格组合的一个方格单独围圈 6 将各围圈组成的与项进行相加 7 实际应用中，步骤2-5的顺序也可反过来进行。 四、具有无关项的化简 无关最小项：在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量的取值根本不会出现。这些变量取值所对应的最小项称为无关项或任意项。它的值可以取0或1。 所以，对无关最小项可以进行适当取舍，使逻辑函数更好化简 1.6.3 集成电路的规模类型 集成电路的规模是指单个芯片上集成的门电路数目的多少。按照电路复杂性的不同，通常分为以下五种类型： （１）小规模集成电路SSI：单个芯片上集成12个以下的门，实现基本逻辑门的集成。 （２）中规模集成电路MSI：单个芯片上集成12～99个门，实现功能部件级集成，如数据选择器、数据分配器、译码器、编码器、加法器、乘法器、比较器、寄存器、计数器。 （３）大规模集成电路LSI：单个芯片上集成100～9999个门电路，实现子系统集成。 （４）超大规模集成电路VLSI：单个芯片上集成10000～99999个门电路，实现系统级集成。 （５）巨大规模集成电路ULSI：单个芯片上集成10万个以上的门电路，实现大型存储器、大型微处理器等复杂系统的集成。 1.6.3 集成电路的使用特性 1．负载能力 一个逻辑门的输出端所能连接的下一级逻辑门输入端的节点个数，称为该逻辑门的扇出系数，也称负载能力。 一般逻辑门的负载能力为8，功率逻辑门的负载能力可达25。 2 平均时延tPD tPD：信号通过实际逻辑门 时，输出信号滞后于 输入信号的平均时间。 从输入波形上升沿的50％处，到输出波形下降沿的50％处之间的时间间隔定义为前沿延迟tPLH，类似的定义tPHL为后沿延迟，则平均时延为： 平均时延反映了门电路的工作速度。 * §1-5 卡诺图 1.5.1 卡诺图的结构与特点 1.5.2 用卡诺图化简逻辑函数 三变量的最小项与编号 m7 1 1 1 m6 1 1 0 m5 1 0 1 m4 1 0 0 m3 0 1 1 m2 0 1