LVDSSERDES发送器接收器IP内核用户指南.PDFVIP

LVDS SERDES 发送器/接收器IP 内核用户指南 2014.12.15 UG-MF9504 订阅 反馈 低电压差分信号串行器或解串器(LVDS SERDES)宏功能IP 内核(ALTLVDS_TX 和ALTLVDS_RX)实 现LVDS SERDES 接口来发送和接收高速差分数据。通过IP Catalog 和参数编辑器(parameter editor)可以配置这些IP 内核的功能。 特性 下表列出了ALTLVDS_TX 和ALTLVDS_RX IP 内核的功能。 表1: ALTLVDS_TX 和ALTLVDS_RX 的特性 特性 所支持的器件 ALTLVDS_TX 和ALTLVDS_RX 参数化数据通道宽度 所有Arria® 、Cyclone®和 Stratix®系列器件。 参数化串化器/解串器(SERDES)因子 所有Arria 、Cyclone 和Stratix 系列器件。 寄存的输入和输出端口 所有Arria 、Cyclone 和Stratix 系列器件。 支持外部锁相环(PLL) 所有Arria 、Cyclone 和Stratix 系列器件。 PLL 在发送器和接收器之间共享 所有Arria 、Cyclone 和Stratix 系列器件。 PLL 控制信号 所有Arria 、Cyclone 和Stratix 系列器件。 ALTLVDS_RX Only 动态相位调整(DPA)模式支持 所有Arria 和Stratix (1)器件。 DPA PLL 校准支持 所有Stratix(1)系列器件。 软时钟数据恢复(CDR)模式支持 所有Arria 和Stratix(2)器件系列。 注意: Altera 建议通过用户逻辑，而不是ALTLVDS_TX 和ALTLVDS_RX IP 内核来实现总线 LVDS (BLVDS) I/O 。 相关链接 • AN 522: Altera 器件系列支持的Bus LVDS 接口的实现 (1) Stratix GX 开始DPA 适用。第一代Stratix 器件系列不支持DPA 。 (2) 在第一代Stratix 器件系列和Stratix II 器件系列中，CDR 不适用。不过，soft-CDR 适用于所有其 他的Stratix 系列，包括Stratix GX 和Stratix II GX 。 © 2015 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as