RDSRBDS解码器——CSC1924.PDFVIP

TEL:0755 E-MAIL:panxia168@126.com RDS/RBDS解码器—— CSC1924 一．概述 CSC1924是一个RDS/RBDS解调器，该电路采用数字PLL，并内置 抗混淆滤波器和8阶BPF(电容转换滤波器)滤波器。此外，电路采用线性 CMOS工艺，适用于低功耗装置。 二．功能特点 低电流 两级抗混淆滤波器(LPF) 57kHz 带通滤波器 再生滤波器 锁定双相数据速率的时钟发生器 DSB 解调器(数字PLL) 解调数据质量显示输出 三. 管脚说明及排列 序号 名 称 说 明 1 QUAL 解调器质量显示输出，有效数据：高电平；无效数据：低电平。 2 RDATA 解调器数据输出，指输出数据时序。 3 Vref 基准电压；1/2 VDD1(指输入/输出电路)。 4 MUX 输入管脚， 复合信号输入(指输入/输出电路)。 5 VDD1 模拟电源；3.0V~5.5V 6 VSS1 7 VSS3 地 8 CMP 比较器输入。 9 T2 测试输入，开路或接地。 10 T1 11 VSS2 数字电源；3.0V~5.5V 。 12 VDD2 13 XI 晶体振荡器；连接 4.332MHz振荡器(指输入/输出电路)。 14 XO 15 NC - 16 RCLK 解调器时钟；1187.5Hz时钟 第 1 页 共 5 页 四、功能框图 五、功能及电路说明 CSC1924是一个应用于RDS的解调电路。它包含一个57kHz带通滤波器和一个数字解调器，用来再生多 路信号器输出的RDS数据流。 滤波器单元 多路信号通过一个带宽受限的二级抗混频滤波器，然后再通过一个57kHz 带通滤波器（带宽为3kHz 的8 阶带通滤波器）分离出RDS 信号。滤波器通过转换电容技术实现，并由4.332MHz 晶体振荡器输出的541.5 kHz 时钟频率锁定。然后信号通过重现滤波器使抽样信号平滑，并在输出前滤波出RDS 信号。信号通过AC 耦合 到比较器（管脚7 ）。比较器通过228kHz 频率锁定（和解调器一个57kHz 频率同步）。 数字单元 带有载波再生的同步解调器（Costas环）解调内部耦合数字信号。抑制载波可以从两边频带（Costas环） 恢复。解调信号通过低通滤波器后是一个接近于余弦信号的脉冲信号，并和下面的积分和转储电路相联 。 积分和转储电路对一个时钟周期执行一个积分，这个导致了一个检波和一个有效的RDS信号形成双相系 统，从积分和转储电路输出。最后一级的RDS数据通过双相系统解码和微分解码处理。通过在RDDA上输出的 数据时钟RDCL同步后，双相系统解码器的输出通过一个特殊的电路暗示是好数据(QUAL = HIGH)还是坏数据 (QUAL = LOW)。 输出数据时序图 时钟频率(RCLK)是1187.5Hz，取决于内部PLL时钟状态，数据(RDATA)在时钟的上升沿或下降沿替换。 为了读取数据，需要选择时钟的上升沿或下降沿作为基准。在基准时钟边沿后，数据有效时间为416.7μs 。 QUAL管脚操作：显示解调数据的质量 (1) 有效数据：高电平 (2) 无效数据：低电平 第 2 页 共 5 页 六 极限参数(Tamb=25°C) 参数 符 号