微系统封装技术第五讲三维系统级封装.ppt

第五讲 三维系统级封装 闪存芯片的制造成本比较 四种主要的TSV工艺流程 * 中央处理器CPU 存储型闪存NAND 动态存储器DRAM 90nm 65-45nm 32-22nm 动态存储器 DRAM + 逻辑电路 信号延迟限制芯片速度 32nm 以下 CMOS 电路可行性尚不清楚 难以加工更小的电容 更大的信号延迟 没有合适的光刻系统 单元工作不稳定 难以降低成本 大规模有困难 低成本，甚至与 90nm 相当 可堆叠出更大的动态存储器 2005年末: Sony 不需要更小的电容 更短的连线可以获得更小的延迟 2009 – 2010: Elpida 使用已验证的光刻系统 单元工作稳定 2011 – 2015: Samsung 缩短连线长度以减小延迟 堆叠获得更快的 CMOS 电路 2011 – 2015: Intel / IBM 更小设计的问题 三维集成的优势 延续摩尔定律Moore’s Law 超越摩尔定律More than Moore 封装堆叠 封装堆叠的可制造性和可靠性问题 翘曲和不平度：顶部底部翘曲不同会造成焊锡结点在集成工艺中的失效； 净空（Stand-off）：随着焊锡结点间距的缩小，含锡球随之缩小，其所提供的净空将不足以满足ASIC芯片对封装的要求。 常规封装堆叠 ITRS三维互连技术路线图 基于硅通孔 (TSV)的三维系统级封装 (3D-SiP) 方法具有如下主要优点: 高密度集成 ─ 大幅度地提高电子元器件的集成度，减小封装的几何尺寸，克服现有的二维系统级封装 (2D-SiP) 和三维封装堆叠 (PoP) 系统的不足，满足微电子产品对于多功能和小型化的要求。 提高电性能 ─ 大幅度地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片（SoC） 技术中的信号延迟等问题，提高电性能。 多种功能集成 ─ 可以把不同的功能芯片(如射频、内存、逻辑、数字和MEMS等)集成在一起实现电子元器件的多功能化。 降低制造费用 ─ TSV三维集成技术虽然目前在工艺上的成本较高，但是可以在元器件的总体水平上降低制造成本。 Samsung 利用 TSV技术堆叠的 16G 内存芯片组 IBM 利用TSV技术堆叠的CPU和内存芯片组 TSV三维集成技术是最近几年半导体工业中最热门的研究方向 -- 所有的大公司和著名研究机构都在开展这方面的技术研究和产品开发。 TSV三维集成技术可以创造出很多应用 -- 从消费电子到无线通讯，从生物到医学，从航空航天到汽车电子等: 图像传感器为TSV的第一个实际应用； 内存，包括闪存（Flash）和动态内存（DRAM）将占据最大的市场； 微电机系统将是另一个主要应用； 其它应用包括射频、发光二极管等。 TSV技术的应用市场预测 (Yole Development, 2007) DRIE 加工的不同深孔 含有电镀铜TSV结构的1/4 晶圆 电镀铜TSV结构的切面图 减薄到100微米的带TSV结构的晶圆 深孔刻蚀：DRIE 绝缘层淀积 ：淀积绝缘性的SiO2/SiN/SiO2复合层 扩散阻挡层淀积 ：化学镀或溅射淀积TiW、TiN、TaN等 种子层：化学镀或溅射淀积Cu、W等 深孔填孔：电镀Cu、W IBM Toshiba等 IBM，Aviza，IMEC，Micron等 拥有知识产权的公司和研究机构 成本高，不能并行加工。 有热损伤和残余应力 需自停止层 不能并行加工 成本高 需要掩膜 缺点 不需要掩膜 可形成V型孔 成本低 不需要掩膜 可形成V型孔 可形成V型孔 无热损伤和残余应力 深度可以控制 优点 示例 超声微钻孔 激光烧蚀 干法刻蚀 打孔方式 表 不同深孔加工方法的比较 表 不同绝缘层材料比较 增加刻蚀步骤 难以填充小孔 电容大 高残余应力 电容大 缺点 保形性 吸湿小 电容小 低热应力 保形性 低残余应力 保形性 优点 有机高分子聚合物 氮氧化硅 二氧化硅 材料 表 用于晶圆减薄的不同粘接技术比较 静电可对芯片造成伤害 使用温度不能超过130oC 表面平整度差 融蜡后有残留 蜡的化学性质稳定，不易被化学溶剂清洗 粘接时间和脱模时间长，工艺不易实现自动化 缺点 无温度限制 不使用粘接材料 无需清洁 低温下无需清洁，高温下残留亦较少 适于自动化生产 高温下可使用 保护易碎晶圆 适用于表面不平整之晶圆 表面平整度好 优点 示意图 静电吸盘 干式胶贴粘接 蜡或胶水粘接 工艺 表 四种主要精减薄方法的优缺点比较 低 低 高 高/中 运营成本 无 六氟化硫 氮氧化物 硬质颗粒 环境污染 高 高 高 高 晶圆强度 低