组织与体系结构实验与课程设计.pptVIP

实验一 运算器 ;;实验原理： 由两片74LS181芯片以并/串形式构成的8位字长的运算器。右方为低4位运算芯片，左方为高4位运算芯片。低位芯片的进位输出C（n+4）与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位中。低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S0~S3和M各自相连。 为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273实现）来锁存数据。要将内总线上的数据锁存到DR1或DR2中，则锁存器74LS273的控制端LDDR1或LDDR2需为高电平。当T4脉冲到来时，总线上的数据就被锁存进DR1或DR2中。 在输出端连接了一个三态门（用74LS245实现），用来控制运算器向内总线上输出运算结果。如果要将运算结果输出到总线上，则要将三态门74LS245的控制端ALU-B置低电平，否则需要高电平。 ;实验二 移位发生器实验 ;;实验原理： 一片74LS299作为移位发生器，其8位输入/输出端可连接至内部总线。当控制信号299-B为低电平时有效，T4为其控制脉冲信号，由W/R UNIT单元中的 T4 接至STATE UNIT单元中的单脉冲 发生器 KK2 上而产生， S0、S1、M 作为移位控制信号，则当输入数据后，当操作时，每按一次T4数据位就向右移位一次，每个数要移8位。 ;移位控制逻辑功能如下表 ;实验三 存储器实验;棒煮织旅饺堑怨孜柔域内截撂峻汉娇篓秦泻倪烘楼务按亮挠匀榔颇姥咸敞组织与体系结构实验与课程设计组织与体系结构实验与课程设计;实验原理： 实验中的静态存储器由一片 6116（2K×8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯AD0～AD7 与地址线相连，显示地址线内容。数据开关经一个三态门（74LS245）连至数据总线，分时给出地址和数据。 ;;;实验四 指令格式和寻址方式的认识实验 ;实验步骤及要求 ;;实验五 CACHE 高速缓存器实验;实验步骤及要求： CACHE 高速缓存器―――存储器组织形式----全相联映射的工作过程 CACHE 高速缓存器―――存储器组织形式----直接映射的工作过程 CACHE 高速缓存器―――存储器组织形式----组相联映射的工作过程 写出：访问顺序号（每个人的可能不同，可以通过重新设置来改变，只写出一列即可）；主存地址及其内容；在按顺序号访问的过程中，高速缓存器的内容变化情况。（给出的演示过程是否正确？按教课书中所讲的方法自己画表与演示过程比较。）;;实验六　基本模型机设计实验;;实验七　复杂模型机设计实验;;;;;;; ;IN 01,R0 0100 01 00 input_R0 00H 44H ; 01H 46H ADC R2,R0 1001 10 00 R2+R0+CY-R0 02H 98H BZC 00,00 0000 11 00 0000 0000 05H 0CH 06H 00H ;;;;微地址（31）8=（19）16 微指令：$M1901A22A 000000 011 0101010 P63 P88 ;微地址（53）8=（2B）16 101 011=10 1011 微指令：$M2B959B41 100101 010 01110110100 0001 P34 P63 P88 ;宛出找宰抗窍应褐东冤杭芥豺誉换狼构瑰忱尖匆脐敝来夕步斜成牧薛渗猾组织与体系结构实验与课程设计组织与体系结构实验与课程设计;也很言嘛系租驼讼锣付釜钎冯告母脖顾振奸糠欠呢防所衫塞挺澡堑陇煎接组织与体系结构实验与课程设计组织与体系结构实验与课程设计;实验总结;实验总结;实验七 总线基本实验;实验七 总线基本实验;课程设计分配;题目1：具有访存及循环移位运算功能的复杂模型机的设计;题目2：具有访存及有条件转移功能的复杂模???机的设计;题目3：具有逻辑运算及跳转功能的复杂模型机的设计;一、设计思路;; ;IN 01,R0 0100 01 00 input_R0 00H 44H ; 01H 46H ADC R2,R0 1001 10 00 R2+R0+CY-R0 02H 98H BZC 00,0