微处理器的原理与应用.ppt

3.3 8086/8088外部引脚与系统配置 8086/8088引脚数相同，均为40条引脚。 地址线和数据线分时复用 地址线和状态信号线分时复用 引脚28，34信号的定义不同 引脚24~31因不同工作方式具有不同意义 引脚21（Reset）输入复位信号 引脚信号基本说明 3.3 8086/8088外部引脚与系统配置 1.8086/8088引脚功能介绍 （1）最大模式和最小模式公共引脚 GND 1#, 20# ：接地信号引脚 Vcc 40#：电源引脚，Vcc接+5V直流电压 CLK(Clock) 19# ： 时钟信号引脚 输入信号 8086/8088时钟频率为4.77MHz 电源、地、时钟 3.3 8086/8088外部引脚与系统配置 AD15~AD0（Address Data Bus） 地址(T1)/数据复用引脚，双向 三态(中断，DMA) A19/S6~ A16/S3（Address / Status） 地址(T1)/状态复用引脚，输出，三态(保持响应) 对I/O端口寻址操作（ T1）为低电平 在T2, T3, Tw, T4状态下输出状态信息 S6=0表示微处理器当前与总线相连 S5与IF的状态相同，表示中断允许标志的设置 S4与S3 合起来指示当前正在使用的段寄存器 复用信号 3.3 8086/8088外部引脚与系统配置 BHE/S7（Bus High Enable/Status 34# ） 高8位的数据总线允许/状态信号 复用引脚 三态输出 读写存储器时的体选信号 低电平有效 S7未被赋予任何实际意义，始终为1 3.3 8086/8088外部引脚与系统配置 MN/MX 33#： 最大/最小模式控制引脚 输入信号 INTR 与NMI 18#与17# 可屏蔽INTR与不可屏蔽NMI中断请求信号引脚 输入信号 INTR高电平/NMI上升沿有效 RESET 21#： 复位信号引脚 输入信号，高电平有效 处理器控制信号 3.3 8086/8088外部引脚与系统配置 READY 22#： “准备好”信号引脚 输入信号，高电平有效 此信号用来使8086/8088与慢速的存储器或外部设备之间速度匹配 若T3时刻，信号处于低电平，则8086/8088进入等待状态，插入一个或几个等待周期TW 发来的信号经过8284时钟发生器与时钟脉冲同步 TEST 23# ： 测试（输入）信号引脚 低电平有效 微处理器每隔5个时钟周期对TEST信号采样 若采样到TEST信号有效(低电平)，8086/8088就脱离等待状态。 3.3 8086/8088外部引脚与系统配置 （2）最小模式引脚 ALE(Address Latch Enable 25#) ： 地址锁存允许信号(输出)，高电平有效 微处理器提供给地址锁存器的锁存允许信号 用途：把地址信号锁存到地址锁存器中 DEN(Data Enable 26#) ： 数据允许信号 输出信号，三态，低电平有效 该信号作为数据收发器 8286 (或74LS245)的数据传输允许信号 在每个存储器读写、I/O读写或中断响应周期内，DEN 变为有效的低电平，允许8286 (或74LS245)进行数据传输 3.3 8086/8088外部引脚与系统配置 DT/R(Data Transmit/Receive 27#) ： 数据发送/接收控制信号 输出信号，三态 用来控制数据总线收发器的数据传输方向 DT/R为高电平时CPU在发送数据（Transmit） DT/R为低电平时CPU在接收数据（Receive） DMA期间为高阻抗 注意与RD和WR信号的区别 3.3 8086/8088外部引脚与系统配置 WR(Write 29#) ： 执行存储器或I/O端口写操作的信号 输出，三态，低电平有效 具体是存储器写还是I/O写，由M/IO信 号指出 RD(Read 32#)： 执行存储器或I/O端口读操作的输出信号 输出，三态，低电平有效 最大模式时没有使用该信号，故把它列于最 小模式的信号范畴 具体是存储器读还是I/O读，由M/IO信号 指出 3.3 8086/8088外部引脚与系统配置 M/IO(Memory/Input and Output 28#) ： 8088的此引脚信号为IO/M 内存/外设访问控制信号 输出信号，三态 输出低电平指示I/O访问周期 输出高电平指示存储器访问周期 在DMA期间进入高阻态 INTA(Interrupt Acknowledge 24#)： 外部中断请求响应信号 输出信号，三态，低电平有效 当外设向CPU发中断请求信号时，如果8086/8088响应 这个中断，则通过该引脚发出响应回答信号，通知中