CMOS锁存器 D触发器.pptVIP

任务要求 画出D latch的线路图，并设计尺寸为:PMOS(10u/2u)，NMOS(5u/2u) 仿真D latch的线路图，利用时序仿真的办法验证其功能的正确性。 画出D latch的版图（要求高度为66，电源和地是8） 验证DRC,LVS。 撰写项目单6 任务要求 新建模块，调用D latch的线路图（PMOS(10u/2u)，NMOS(5u/2u)）设计DFF 仿真DFF的线路图，利用时序仿真的办法验证其功能的正确性。 新建模块，调用D latch的版图（要求高度为66，电源和地是8），并打散，设计DFF版图 验证DRC,LVS。---以上为选做 撰写项目单7 作业（最后一次） D-latch由几个晶体管构成，分别是什么作用？简述D-latch的工作原理？ 如果输入信号在D-latch锁存的瞬间发生变化， D-latch会出现什么状况？ 主从式DFF是什么结构，每一级D-latch结构的作用是什么？ 请画出DFF工作的输入信号，输出信号，时钟信号的波形图。 后面任务： 先下发课程设计的选题资料，下周正式开始课程设计。 * 集成电路设计技术 * 数字集成电路设计基础 CMOS锁存器与 CMOS主从D型触发器 CMOS 锁存器 CMOS琐存器线路模块 D C C Q Q TG1 TG2 INV1 INV2 CMOS 锁存器 CMOS锁存器的线路图 CMOS锁存器的工作原理： CMOS锁存器有两种状态：传输或保持。 传输: 当时钟信号clk为‘0’时，与输入信号d连接的传输门1(TG1)导通，而与输出信号q连接的传输门2(TG2)截止，这时，d信号的任何变化都会传送到q和qb端，CMOS锁存器处于传输状态； CMOS 锁存器 CMOS锁存器的工作原理： CMOS锁存器有两种状态：传输或保持。 保持: 当时钟信号clk为‘1’时，与输入信号d连接的传输门1(TG1)截止，而与输出信号q连接的传输门2(TG2)导通，这时，d信号的任何变化都无法进入锁存器，并且由于传输门2的导通，输出q和qb都可以反馈回来，CMOS锁存器处于保持状态。 CMOS 锁存器 CMOS 锁存器 CMOS锁存器的瞬态仿真波形 电路外部描述 输入数据信号端口 D 输入时钟信号端口 CLK 输出端口 Q QB 电路逻辑函数表达式 时钟信号CLK上升沿触发 CMOS主从D型触发器 D C C TG1 TG2 INV1 INV2 Q1 C TG3 TG4 INV3 INV4 Q QB 从触发器 主触发器 CMOS主从D型触发器 CMOS主从D型触发器 CMOS主从D型触发器模块结构 从触发器 主触发器 CMOS主从D型触发器 CMOS主从D型触发器工作原理： 当时钟信号clk为‘0’时，输入信号d传输到从触发器的输出端tq，这时将主触发器与从触发器连接的传输门是截止的，传送进从触发器的d信号并不能送入主触发器，主触发器中的另一个传输门导通，主触发器处于保持状态，输出保持为原来的输出不变. CMOS主从D型触发器 CMOS主从D型触发器工作原理： 当时钟信号clk为‘1’时，连接从触发器与外界输入信号d的传输门截止，这时从触发器处于保持状态，保持clk转变为‘1’之前瞬间的输入d信号，从触发器的输出端tq为这时的d，而将主触发器与从触发器连接的传输门是导通，从触发器保持的信号将传送进主触发器，主触发器的输出q是tq的非信号. CMOS主从D型触发器 CMOS主从D型触发器瞬时仿真波形