计算机接口技术课件第7章.ppt

第7章 定时器/计数器 7.1 8253可编程定时器/计数器 在微机系统中，常采用软硬件相结合的方法，用可编程定时器/计数器芯片构成一个方便灵活的定时/计数电路。这种电路不仅定时值和定时范围可用程序确定和改变，而且具有多种工作方式，可以输出多种控制信号，它由微处理器的时钟信号提供时间基准，故计时也精确稳定。Intel 8253定时器/计数器就是这样一种可编程序间隔定时器芯片。 Intel 8253是8086/8088微机系统常用的定时器/计数器芯片，它具有定时与计数两大功能，目前常用的定时器/计数器芯片还有Intel 8254、82C54等。本章主要介绍定时器/计数器8253的基本原理及使用方法。 定时器/计数器8253的主要用途是： 在多任务的分时系统中用来作为中断信号以实现程序的切换。 可以向I/O设备输出精确的定时信号。 作为一个可编程的波特率发生器。 实现时间延迟。 7.1.1 8253的结构和功能 1. 8253的功能 Intel 8253是使用NMOS工艺制造的可编程计数器/定时器，它的基本功能主要有： 每个8253芯片有3个独立的16位计数器通道。 每个计数器通道都可以按照二进制或十进制计数。 每个计数器的计数速率可以高达2.6MHz。 每个通道有6种工作方式，可以由程序设定和改变。 所有的输入、输出电平都与TTL兼容。 8253有3个独立的计数通道，采用减1计数方式。在门控信号有效时，每输入1个计数脉冲，通道就做1次计数操作。当计数脉冲是已知周期的时钟信号时，计数就成为定时。 2. 8253的内部结构 8253的内部结构如图7-1所示，由数据总线缓冲器、控制字寄存器、读/写控制逻辑和计数器等部分组成。 1) 数据总线缓冲器 数据总线缓冲器与系统总线连接，是8位双向、用来与CPU交换信息的通道，用于传送CPU发向8253的控制信息、数据信息以及CPU从8253读取的状态信息，包括某一时刻的实时计数值。 2) 控制字寄存器 接收从CPU发来的控制字，并由控制字的D7、D6位的编码决定该控制字写入哪个计数器的控制寄存器，控制寄存器只能写入、不能读出。 3) 读/写控制逻辑 读/写控制分别连接系统的和，由CPU控制着访问8253的内部通道。接收CPU送入的读/写控制信号，并完成对芯片内部各功能部件的控制功能，因此它实际上是8253芯片内部的控制器。 读写控制逻辑中的有效时，CPU读取由A1A0选定的通道内计数器的内容。有效时，CPU将计数值写入各个通道的计数器中，或是将方式控制字写入控制字寄存器中。CPU对8253的读/写操作如表7-1所示。 4) 计数器 每个计数通道内含有一个16位的初值寄存器、一个减1计数器和一个16位的(输出)锁存器。8253内部包含3个功能完全相同的通道，每个通道内部设有一个16位的计数器，可进行二进制或十进制(BCD码)计数。采用二进制计数时，最大计数值是FFFFH；采用BCD码计数时，最大计数值是9999。与此计数器相对应，每个通道内设有一个16位的计数值锁存器，必要时可用来锁存计数值。 7.1.2 8253的引脚信号 8253有24个引脚，采用双列直插式封装，使用单一电源。8253的外部引脚信号如图7-3所示。 ～：三态数据总线，与系统数据总线相连，用于传递CPU与8253之间的数据信息、控制信息和状态信息。 ：片选信号输入端，低电平有效。该信号有效，说明系统选中该片，此时CPU可以对本片8253进行读/写操作，通常连接I/O端口地址译码电路的输出端。 ：内部寄存器选择信号，由和的4种编码来选择4个端口之一： =00，选中计数器0。 =01，选中计数器1。 =10，选中计数器2。 =11，选中计数器3。 ：读信号，低电平有效。该信号有效时，表示CPU正在对8253的一个计数器进行读操作。一般情况下，该引脚连接系统的信号。 ：写信号，低电平有效。该信号有效时，表示CPU正在向8253的一个控制寄存器写入控制字或是向一个计数器写入计数初值。一般情况下，该引脚连接系统的信号。 ～：计数器0～2的时钟脉冲输入端，用于输入定时脉冲或计数脉冲信号。CLK可以是系统时钟脉冲，也可以是由其他脉冲源提供。如果输入是周期精确的时钟，那么8253一般工作在定时方式；如果输入是周期不定的脉冲，或者关心的只是脉冲的数量而不是时间间隔，那么此时8253一般作为计数器使用。8253规定加在CLK引脚的输入时钟周期不得小于380ns。 ～：计数器0～2的门控输入信号，用于在外部控制计数器的启动或停止计数操作。当GATE引脚为低电平时，禁止计数器工作，只有GATE引脚为高电平时，才允许计数器工作。两个或两个以上计数器连用时，可用此信号来同步，也可用于与外部信号的同步。 ～：计数器0～2的输出，输出波形取决